1. 项目概述当硬件时序遇上物理延迟在嵌入式硬件开发里给处理器外挂个SRAM或者NAND Flash听起来像是把两个乐高积木拼在一起那么简单。但真干起来尤其是当系统时钟跑到100MHz甚至更高时你就会发现数据手册上那些以纳秒nS为单位的时序参数和你在寄存器里填写的那个“时钟周期数”之间隔着一道名为“PCB走线延迟”的鸿沟。我遇到过不少工程师照着芯片手册把EMIF外部存储器接口的配置寄存器算好、填上结果一上电要么数据读回来是错的要么干脆连器件都识别不到。排查半天最后发现是PCB板上的那几厘米走线“偷走”了关键的时间。这就像你约人见面只算了对方从家里出门到楼下的时间却忘了算电梯上下、小区门禁的耗时最后两人完美错过。EMIF异步接口配置的核心就是一场与时间赛跑的精密校准。处理器EMIF控制器发出命令和数据存储器如SRAM、Flash接收并响应这一来一回的信号必须在严格的时间窗口内完成。这个窗口就是由Setup建立、Strobe选通、Hold保持这三个关键相位定义的。而PCB走线它不是理想的导线信号在上面传播需要时间这个延迟比如tEM_A, tEM_D会直接吃掉你宝贵的时序余量。本文将以TI的EMIF模块为例彻底拆解如何将SRAM和NAND Flash数据手册上的时序要求结合实际的PCB延迟一步步换算成可写入寄存器的配置值。我们会用两个经典器件作为“标本”TC5516100FT-12异步SRAM和HY27UA081G1MNAND Flash。通过这两个实例你不仅能得到可以直接“抄作业”的配置更能掌握一套通用的时序分析方法论以后无论遇到什么型号的存储器都能自己搞定。2. 核心原理时序参数与PCB延迟的数学游戏要玩转这个游戏首先得统一度量衡。EMIF控制器工作在时钟周期tcyc的维度上比如100MHz对应10nS一个周期。而存储器的数据手册给出的全是绝对的纳秒值。我们的任务就是建立一个包含PCB延迟的数学模型把纳秒转换成周期数。2.1 关键时序参数解析在深入公式前我们必须明确几个核心概念这能帮你理解后续所有计算的“为什么”Setup Time (tSU, 建立时间) 对于读操作这是指EMIF要求数据EM_D在读取选通信号如EM_OE撤销由低变高之前必须保持稳定的最短时间。可以理解为数据需要提前多久“坐稳”EMIF才能可靠地采样它。Hold Time (tH, 保持时间) 对于读操作这是指EMIF要求数据在读取选通信号撤销之后还必须继续保持稳定的最短时间。这是为了保证采样后数据不会立刻变化导致误判。Access Time (tACC, 访问时间) 这是存储器的关键指标指从地址有效到输出数据有效所需的最大时间。它直接决定了读操作需要多长的“Strobe”选通时间。Output Hold Time (tOH, 输出保持时间) 指地址改变后存储器输出数据还能保持多久有效。这关系到读操作“Hold”阶段的设置。PCB延迟 (tEM_XX) 这是本文的重中之重。信号在PCB走线上不是瞬间到达的。例如tEM_A代表地址信号从EMIF引脚发出到达存储器引脚所经历的延迟tEM_D则代表数据信号从存储器发出到达EMIF接收端的延迟。这个延迟是双向的且对于读和写数据信号的方向是相反的这点至关重要。2.2 包含PCB延迟的通用时序方程TI的文档给出了考虑PCB延迟后的时序方程。理解这些方程是自主配置任何异步存储器的基石。我们先把最核心的公式摆出来后面再结合实例消化。对于异步SRAM的读操作建立与选通时间约束R_SETUP R_STROBE (tEM_A tACC(m) tSU tEM_D) / tcyc - 1为什么这是整个读周期最严格的约束。tEM_A是地址过去的延迟tACC(m)是存储器内部处理的最大时间tSU是EMIF需要的建立时间tEM_D是数据回来的延迟。这四个时间加起来就是EMIF从发出地址到安全采样数据所需的总时间路径。它必须小于等于你配置的R_SETUP和R_STROBE周期所覆盖的时间窗口注意公式中的-1是因为寄存器配置值是“周期数-1”。总读周期时间约束R_SETUP R_STROBE R_HOLD tRC(m) / tcyc - 3为什么tRC(m)是存储器要求的读周期最小时间必须满足。减去3是因为一个完整的异步访问周期SetupStrobeHold在EMIF内部会消耗额外的3个时钟开销。保持时间约束R_HOLD (tH tEM_D tOH(m) tEM_A) / tcyc - 1为什么这保证了在选通结束后数据依然能稳定保持足够长时间。tH是EMIF的要求tOH(m)是存储器在地址变化后还能保持数据的时间再加上数据回传和地址过去的延迟tEM_D tEM_A共同决定了最小的保持周期需求。总线周转时间 (TA)TA (tEM_CS tCOD(m) tEM_D) / tcyc - 1为什么这是为了防止总线冲突。当从读操作切换到写操作或不同器件间切换时必须等待上一个读操作的数据线完全变为高阻态tCOD并且这个高阻态信号传播回来tEM_D再加上片选信号的延迟tEM_CS之后才能开始驱动总线进行写操作。对于异步SRAM的写操作写脉冲宽度W_STROBE tWP(m) / tcyc - 1为什么这是最基本的写使能信号EM_WE有效的脉冲宽度必须大于存储器要求的最小写脉冲宽度tWP(m)。建立与选通时间约束W_SETUP W_STROBE MAX( (tEM_A tAW(m) - tEM_WE)/tcyc, (tEM_D tDS(m) - tEM_WE)/tcyc ) - 1为什么这里有两个约束需要同时满足取最大值。tAW是地址有效到写结束的时间tDS是数据建立时间数据在写结束前必须有效的时间。由于tEM_A和tEM_D此时数据从EMIF发出的延迟不同且tEM_WE写使能延迟也参与其中这个公式确保了无论对于地址路径还是数据路径建立时间都足够。保持时间约束W_HOLD MAX( (tEM_WE tWR(m) - tEM_A)/tcyc, (tEM_WE tDH(m) - tEM_D)/tcyc ) - 1为什么同样取两个约束的最大值。tWR是写恢复时间tDH是数据保持时间。这保证了写信号撤销后地址和数据还能保持有效一段时间满足存储器的要求。总写周期时间W_SETUP W_STROBE W_HOLD tWC(m) / tcyc - 3为什么和读周期一样必须满足存储器要求的最小写周期时间tWC(m)。关键提示 所有公式中的(m)代表该参数取自存储器数据手册中的最大值Max。时序设计必须满足最坏情况最大延迟才能保证所有芯片在所有条件下都能工作。2.3 PCB延迟的获取与估算PCB延迟tEM_XX是变量取决于你的具体设计。通常有三种获取方式IBIS模型仿真 最准确的方法。使用芯片供应商提供的IBIS模型在SI信号完整性仿真工具如HyperLynx, ADS中结合实际的PCB叠层、线宽、线长进行仿真得到精确的传输延迟。经验估算 对于FR4材质的PCB信号传播速度约为光速的60%即约6英寸/纳秒。一个常用的经验法则是每英寸走线延迟约180皮秒0.18 nS。如果地址线走线长度为3英寸那么tEM_A大约为0.54 nS。测量 对于已制成的PCB可以使用高速示波器测量信号从发送端到接收端的实际延迟。在初期设计和估算时经验估算法是最实用的。你需要根据PCB布局草图估算出最长的地址线、数据线和控制线的长度从而得到一组保守的延迟值用于计算。3. 实战案例一配置异步SRAM (TC5516100FT-12)现在我们用一块具体的芯片来演练。假设我们要为TI的某款处理器配置EMIF以连接Toshiba的TC5516100FT-12异步SRAM。3.1 设计前提与参数收集首先确立设计边界条件存储器 TC5516100FT-12访问时间tACC为12nS最大值。EMIF时钟 100 MHz周期tcyc 10 nS。连接 使用芯片选择空间CS3。PCB延迟估算 假设经过布局估算我们得到以下延迟值单位nStEM_CS(片选): 0.36tEM_A(地址): 0.27tEM_OE(输出使能读): 0.36tEM_WE(写使能写): 0.36tEM_D(数据): 0.45 注意读和写方向不同但延迟假设相同从TC5516100FT-12数据手册中我们提取关键时序参数最大值单位nStACC: 12 (读访问时间)tOH: 3 (输出保持时间)tRC: 12 (读周期时间)tWP: 8 (写脉冲宽度)tAW: 9 (地址有效到写结束)tDS: 7 (数据建立时间)tWR: 0 (写恢复时间)tDH: 0 (数据保持时间)tWC: 12 (写周期时间)tCOD: 7 (输出禁止时间)从EMIF数据手册中我们知道其自身的要求tSU: 5 nS (数据建立时间)tH: 0 nS (数据保持时间)3.2 分步计算与配置有了以上所有“食材”我们就可以开始“烹饪”配置寄存器了。步骤一计算读时序参数计算R_SETUP R_STROBE的最小需求周期数代入公式(tEM_A tACC tSU tEM_D) / tcyc - 1计算(0.27 12 5 0.45) / 10 - 1 17.72 / 10 - 1 1.772 - 1 0.772结论R_SETUP R_STROBE 0.772。由于周期数必须是整数且寄存器配置值是非负整数所以最小需要1个周期即R_SETUPR_STROBE的寄存器值之和至少为0代表1个周期。这是一个非常宽松的要求。计算R_SETUP R_STROBE R_HOLD的最小需求周期数代入公式tRC / tcyc - 3计算12 / 10 - 3 1.2 - 3 -1.8结论 这个值是负数意味着tRC本身12nS小于EMIF的3个周期开销30nS。因此总周期数主要由EMIF的最小开销决定即至少需要3个周期对应寄存器值之和为0。这个约束比第一个更紧。计算R_HOLD的最小需求周期数代入公式(tH tEM_D tOH tEM_A) / tcyc - 1计算(0 0.45 3 0.27) / 10 - 1 3.72 / 10 - 1 0.372 - 1 -0.628结论 结果为负意味着保持时间的需求非常低R_HOLD最小可以为0个周期寄存器值设为0。计算TA(周转时间)代入公式(tEM_CS tCOD tEM_D) / tcyc - 1计算(0.36 7 0.45) / 10 - 1 7.81 / 10 - 1 0.781 - 1 -0.219结论 结果为负TA最小可以为0个周期。步骤二计算写时序参数计算W_STROBE的最小需求周期数代入公式tWP / tcyc - 1计算8 / 10 - 1 0.8 - 1 -0.2结论W_STROBE最小可以为0个周期。计算W_SETUP W_STROBE的最小需求周期数代入公式MAX( (tEM_A tAW - tEM_WE)/tcyc, (tEM_D tDS - tEM_WE)/tcyc ) - 1计算第一项(0.27 9 - 0.36) / 10 8.91 / 10 0.891计算第二项(0.45 7 - 0.36) / 10 7.09 / 10 0.709取最大值0.891最终0.891 - 1 -0.109结论W_SETUP W_STROBE最小可以为0个周期。计算W_HOLD的最小需求周期数代入公式MAX( (tEM_WE tWR - tEM_A)/tcyc, (tEM_WE tDH - tEM_D)/tcyc ) - 1计算第一项(0.36 0 - 0.27) / 10 0.09 / 10 0.009计算第二项(0.36 0 - 0.45) / 10 -0.09 / 10 -0.009取最大值0.009最终0.009 - 1 -0.991结论W_HOLD最小可以为0个周期。计算W_SETUP W_STROBE W_HOLD的最小需求周期数代入公式tWC / tcyc - 3计算12 / 10 - 3 1.2 - 3 -1.8结论 同样为负总周期数至少为3个周期由EMIF最小开销决定。步骤三确定寄存器值并配置综合以上计算在100MHz时钟和给定的PCB延迟下所有计算出的最小周期需求都小于或等于0。这意味着EMIF默认的、最小的周期配置1个Setup1个Strobe1个Hold已经能够满足TC5516100FT-12的所有时序要求并且还有充足的余量。因此对于异步配置寄存器A2CR对应CS3空间我们可以进行如下配置SS 0: 选择普通模式非选通模式。EW 0: 禁用扩展等待本例未使用EM_WAIT信号。W_SETUP/R_SETUP 0 (代表1个周期)。W_STROBE/R_STROBE 0 (代表1个周期)。W_HOLD/R_HOLD 0 (代表1个周期)。TA 0 (代表1个周期周转时间)。ASIZE 1: 选择16位数据总线宽度匹配TC5516100FT-12。实操心得 这个例子看起来“太简单”所有值都设为了0。但这恰恰说明了一个重要结论对于速度较慢的存储器如本例12nS访问时间和较高的EMIF时钟10nS周期时序余量往往非常充裕PCB延迟的影响不构成瓶颈。计算过程不能省它给了你设计的信心。如果换成一个更快的SRAM比如6nS访问时间或者把EMIF时钟提到150MHz情况就会完全不同。4. 实战案例二配置NAND Flash (HY27UA081G1M)NAND Flash的接口协议比SRAM复杂它需要通过命令、地址、数据多个阶段进行操作且EMIF不会自动生成这些序列需要CPU发起多次独立的异步访问来模拟。其时序分析也略有不同。4.1 NAND Flash接口特点与参数我们以Hynix的HY27UA081G1M为例EMIF时钟仍为100MHztcyc10nS连接到CS2空间。NAND Flash操作阶段命令周期 将命令字如0x00读、0x80写写入Flash的命令锁存器CLE。地址周期 分多次将地址列地址、行地址写入Flash的地址锁存器ALE。数据周期 执行读数据或写数据操作。EMIF需要分别为命令写入、地址写入和数据读/写配置异步写/读时序。通常命令和地址写入使用相同的写时序数据读和数据写分别配置。关键时序参数提取最大值单位nS读相关tRP: 60 (读使能脉冲宽度)tREA: 60 (读使能访问时间)tCEA: 75 (片选有效到输出有效)tCHZ: 20 (片选无效到输出高阻)tRC: 80 (读周期时间)tRHZ: 30 (读使能无效到输出高阻)tCLR: 10 (命令锁存到读使能)写相关tWP: 60 (写脉冲宽度)tCLS,tALS,tCS: 0 (命令、地址、片选建立时间)tDS: 20 (数据建立时间)tCLH,tALH,tCH,tDH: 10 (命令、地址、片选、数据保持时间)tWC: 80 (写周期时间)EMIF要求tSU5nS,tH0nS。PCB延迟估算 为了简化我们假设与SRAM案例相同实际布局可能不同。同时我们引入一个10nS的设计余量Margin这是TI文档中针对低速Flash接口的推荐做法用以覆盖信号完整性抖动、电源噪声等不确定因素。4.2 分步计算与配置含余量步骤一计算读时序参数数据读取阶段计算R_SETUP公式R_SETUP tCLR / tcyc - 1计算10 / 10 - 1 0加10nS余量 余量相当于1个周期。R_SETUP 0 1 1。寄存器值至少为1代表2个周期。计算R_STROBE公式R_STROBE MAX( (tREA tSU)/tcyc, tRP/tcyc ) - 1计算第一项(60 5) / 10 6.5计算第二项60 / 10 6取最大值6.5计算6.5 - 1 5.5加10nS余量R_STROBE 5.5 1 6.5。周期数必须向上取整所以需要至少7个周期寄存器值至少为6代表7个周期。验证R_SETUP R_STROBE约束另一个约束公式R_SETUP R_STROBE (tCEA tSU)/tcyc - 1计算(75 5)/10 - 1 8 - 1 7我们上一步得出的R_SETUP R_STROBE寄存器值为1 6 7刚好满足7的要求。这一步验证至关重要确保所有约束条件都得到满足。计算R_HOLD公式R_HOLD (tH tCHZ) / tcyc - 1计算(0 20)/10 - 1 2 - 1 1加10nS余量R_HOLD 1 1 2。寄存器值至少为2代表3个周期。验证总读周期公式R_SETUP R_STROBE R_HOLD tRC / tcyc - 3计算80/10 - 3 8 - 3 5我们配置的周期数总和为(11) (61) (21) 273 12个周期远大于5满足。计算TA(周转时间)公式TA MAX( tCHZ/tcyc, [tRHZ - (R_HOLD1)*tcyc]/tcyc ) - 1计算第一项20/10 2计算第二项[30 - (21)*10] / 10 (30 - 30) / 10 0取最大值2计算2 - 1 1加10nS余量TA 1 1 2。寄存器值至少为2代表3个周期。步骤二计算写时序参数命令/地址/数据写入阶段计算W_STROBE公式W_STROBE tWP / tcyc - 1计算60/10 - 1 6 - 1 5加10nS余量W_STROBE 5 1 6。寄存器值至少为6代表7个周期。计算W_SETUP公式W_SETUP MAX( tCLS/tcyc, tALS/tcyc, tCS/tcyc ) - 1计算MAX(0, 0, 0)/10 - 1 -1加10nS余量W_SETUP -1 1 0。寄存器值至少为0代表1个周期。验证W_SETUP W_STROBE约束公式W_SETUP W_STROBE tDS / tcyc - 1计算20/10 - 1 2 - 1 1我们上一步得出的W_SETUP W_STROBE寄存器值至少为0 6 6远大于1满足。计算W_HOLD公式W_HOLD MAX( tCLH/tcyc, tALH/tcyc, tCH/tcyc, tDH/tcyc ) - 1计算MAX(10, 10, 10, 10)/10 - 1 1 - 1 0加10nS余量W_HOLD 0 1 1。寄存器值至少为1代表2个周期。验证总写周期公式W_SETUP W_STROBE W_HOLD tWC / tcyc - 3计算80/10 - 3 8 - 3 5我们配置的周期数总和至少为(01) (61) (11) 172 10个周期大于5满足。步骤三确定寄存器值并配置根据以上计算并考虑设计余量我们得到最终的寄存器配置值对于异步配置寄存器A1CR对应CS2空间SS 0: 普通模式。EW 0: 禁用扩展等待本例未使用。W_SETUP 0W_STROBE 6W_HOLD 1R_SETUP 2 注意我们计算的最小需求是1但为了满足R_SETUP R_STROBE 7的约束且R_STROBE已取6所以R_SETUP至少为1。取2提供了更多余量R_STROBE 7 计算值为6取7提供更多余量R_HOLD 0 计算的最小需求是2但实际取0这里需要检查。根据计算R_HOLD寄存器值至少为2。可能原文档示例在取整和余量分配上做了调整但根据我们的严格计算应至少设为2。为可靠起见我们采用计算值R_HOLD 2TA 2ASIZE 0: 选择8位数据总线宽度HY27UA081G1M是8位IO。额外关键配置使能NAND Flash模式对于NAND Flash必须配置NAND Flash控制寄存器NANDFCR将对应的片选空间此处是CS2设置为NAND Flash模式。CS2NAND 1: 使能CS2空间的NAND Flash模式。其他CSxNAND位根据实际连接设置。避坑指南 NAND Flash的配置最容易出错的地方有两个一是忘了设置NANDFCR导致EMIF仍以标准异步模式操作时序完全不对二是TA周转时间设置过小。当从读操作切换到写操作时如果TA小于Flash输出禁用时间tRHZ,tCHZ会造成EMIF和Flash同时驱动数据总线引起冲突和损坏。务必仔细计算TA。5. 从理论到实践配置流程与调试技巧掌握了计算方法最终的配置流程应该是清晰且有条理的。5.1 标准配置流程清单确定系统参数 明确EMIF的工作时钟频率tcyc确定使用哪个片选CSn。收集器件参数 从存储器数据手册中找到所有关键的AC时序参数最大值特别是tACC,tOH,tRC,tWC,tWP,tSU(器件),tDH等。估算PCB延迟 根据PCB布局图估算最长的地址、数据、控制线长度按照~0.18 nS/英寸估算tEM_A,tEM_D,tEM_CS,tEM_OE,tEM_WE。如果可能使用仿真获取更精确值。列出所有约束方程 根据存储器类型SRAM/NAND列出第2章中对应的所有不等式。代入计算 将所有数值代入不等式分别计算出R_SETUP,R_STROBE,R_HOLD,TA,W_SETUP,W_STROBE,W_HOLD等寄存器字段的最小整数值注意寄存器值 周期数 - 1。施加设计余量 对于高速或可靠性要求高的设计在计算结果上增加1-2个周期的余量。对于NAND Flash等低速器件可以添加固定的时间余量如10nS。交叉验证 确保各个参数之间没有矛盾如R_SETUPR_STROBE同时满足两个约束条件。写入寄存器 将计算好的值结合模式选择SS, EW、总线宽度ASIZE等写入对应的ACFGn寄存器。对于NAND Flash务必额外配置NANDFCR。功能测试 编写简单的读写测试程序验证存储器的基本功能。5.2 调试与问题排查实录即使计算无误第一次配置也可能失败。以下是几个常见的“坑”和排查思路问题一读写数据不稳定偶尔出错。可能原因1时序余量不足。尤其是在高温或低压等边际条件下存储器时序会变差。PCB延迟的估算可能过于乐观或者电源噪声导致了额外的抖动。排查 尝试增加STROBE宽度增加R_STROBE/W_STROBE值。这是最有效的缓解措施。也可以适当增加SETUP或HOLD。可能原因2信号完整性问题。过长的走线、不匹配的端接、过孔过多会导致信号振铃、边沿退化。排查 用示波器测量关键信号如EM_OE, EM_WE, EM_D[0]的波形。检查上升/下降时间是否陡峭有无过冲或振铃。确保走线阻抗控制良好。问题二完全无法检测到存储器读写全为0xFF或固定值。可能原因1片选EM_CS或总线宽度ASIZE配置错误。片选映射错误或者8位设备配成了16位模式反之亦然会导致访问根本不对齐。排查 确认存储器的物理连接与软件中配置的片选空间一致。用逻辑分析仪或示波器确认在访问时正确的EM_CS引脚是否有效拉低。可能原因2初始化序列缺失针对NAND Flash。NAND Flash上电后需要发送复位命令0xFF进行初始化。排查 确保在读写数据前先执行了NAND Flash的复位和读ID等初始化流程。问题三NAND Flash只能读写一次后续操作失败。可能原因TA周转时间不足。这是NAND Flash调试中最经典的问题。读操作后数据总线需要时间tRHZ/tCHZ才能释放。如果TA设置太小紧接着的写操作会与Flash争夺总线控制权。排查 显著增加TA的值比如设为最大值3看问题是否消失。用示波器同时观察EM_OE读、EM_WE写和数据总线EM_D看是否存在两者同时驱动总线的重叠时段。问题四高低温测试时出现故障。可能原因时序参数随温度漂移。存储器的访问时间tACC等参数在高温下会增大。排查 计算时序时必须使用数据手册中最高工作温度下的最大值Max。如果设计时只用了典型值在高温下就会失效。务必复查参数表。一个宝贵的调试习惯 在软件中将EMIF的时序配置参数做成可动态调整的变量。当遇到问题时不要只想着改代码、重新编译、烧录。可以通过调试器如JTAG在运行时动态增加STROBE或TA的值并立即重新测试。这能极大提高调试效率快速定位是否是时序问题。
