1. 项目概述与设计背景给一颗高性能的微处理器供电听起来简单做起来却是个精细活儿。这可不是随便找个电源模块接上就能搞定的事情。尤其是像当年奔腾、赛扬这类桌面CPU它们的核心电压低至1.6V甚至更低但电流需求却高达十几甚至几十安培。更关键的是CPU的工作负载是动态变化的可能在几个纳秒内就从轻载跳变到满载这就要求电源必须在极短的时间内做出响应将输出电压的波动死死地控制在几十毫伏的狭窄窗口内否则轻则系统不稳定重则直接宕机。这就是所谓的“电压调节模块”VRM设计挑战。我手头这份来自TI德州仪器2000年的应用笔记讨论的正是用TPS5210/5211控制器为赛扬处理器设计DC-DC同步降压转换器的方案。虽然技术文档有些年头但其中涉及的电源设计核心思想——高效率、高密度、快瞬态响应——至今仍是电源工程师的必修课。TPS5210是一款“滞环控制器”Hysteretic Controller它和我们更常见的电压模式、电流模式PWM控制器走的是不同的技术路线其最大的魅力就在于理论上无限的带宽和无需环路补偿的简洁性特别适合应对CPU那种“翻脸比翻书还快”的负载瞬变。这个设计的目标很明确在最小的PCB面积和成本约束下构建一个完全满足Intel VRM 8.4设计指南的电源为时钟频率超过733MHz、总线频率133MHz的赛扬处理器提供“纯净”而“有力”的能量。输入是来自主板ATX电源的5V±10%和12V给控制器供电输出是1.6V14.5A连续电流并能承受高达18.4A的瞬态电流。接下来我们就一起拆解这个经典设计看看滞环控制是如何在二十多年前就交出令人满意的答卷的。2. 核心方案TPS5210滞环控制器深度解析2.1 为何选择滞环控制在深入电路之前我们必须先理解为什么在这个应用中选择TPS5210这样的滞环控制器而不是更普遍的电压模式或峰值电流模式控制器。这背后是应对微处理器负载特性的核心权衡。传统的PWM控制器无论是电压模式还是电流模式都依赖于一个固定的时钟频率。它们在每个开关周期开始时采样误差信号然后通过一个补偿网络通常由运放和RC网络构成来生成占空比。这个补偿网络的设计是为了保证环路的稳定性但它也引入了相位滞后限制了环路的带宽。带宽决定了电源对负载变化的响应速度。对于一个设计良好的电流模式Buck转换器其带宽通常被限制在开关频率的1/5到1/10。如果开关频率是300kHz那么带宽大概在30kHz到60kHz对应的响应时间在几十微秒量级。而微处理器的负载瞬变其电流变化率di/dt可以轻易达到20A/µs甚至更高。这意味着在1微秒内电流可能变化20A。对于1.6V输出、使用1µH电感的Buck电路根据公式V L * di/dt仅电感上的压降就会瞬间产生20V的偏差这显然是灾难性的。实际中输出电容会承担这个瞬态电流但电容的ESR和ESL会立即导致一个电压尖峰。为了将这个尖峰压回规范内电源的控制环路必须“反应神速”。滞环控制也称为Bang-Bang控制或纹波控制它没有固定的时钟也没有复杂的补偿网络。它的工作原理非常直接内部有一个高速比较器直接监测输出电压的纹波。当输出电压低于参考电压Vref减去一个滞环窗口Vhyst时上管High-Side FET导通当输出电压高于Vref Vhyst时上管关断下管Low-Side FET即同步整流管导通。它就像一个带迟滞的开关输出电压在Vref ± Vhyst这个“窗口”内来回摆动。它的核心优势正在于此理论上无限的带宽响应速度仅受限于比较器的传播延迟和驱动电路的开关速度。TPS5210的响应延迟在400-500纳秒级别这意味着在负载发生阶跃变化的同一个开关周期内控制器就能做出反应立即调整占空比。文档中的实测波形显示从负载电流跳变到对应MOSFET开启延迟仅340-500ns。而要达到同样的反应速度一个PWM控制器可能需要将开关频率提高到2MHz以上这会带来巨大的开关损耗和电磁干扰问题。无需环路补偿省去了设计补偿网络的麻烦也避免了因元件参数漂移如陶瓷电容的容值随直流偏压变化导致环路不稳定的风险。这简化了设计提高了可靠性。对输出电容的ESR要求独特传统的电压模式控制希望输出电容的ESR越小越好以减小纹波。而滞环控制需要一定的纹波来工作这个纹波通常由输出电容的ESR产生。ESR太小纹波幅度不足可能导致开关频率过高甚至振荡。因此在电容选型上需要权衡。当然滞环控制也有其固有缺点主要是开关频率不固定。频率会随着输入电压、输出电压和负载电流的变化而漂移这给输入滤波器和电磁兼容性设计带来挑战。但在CPU VRM这种输入电压相对固定5V、对噪声频谱分布不那么敏感的应用中这个缺点是可以接受的。2.2 TPS5210的关键特性与功能模块TPS5210不仅仅是一个简单的滞环比较器它集成了许多针对高性能同步降压转换器优化的功能这些功能共同保障了系统的可靠性、效率和保护。1. 自适应死区时间控制与集成驱动器在同步Buck电路中上管和下管绝不能同时导通否则会造成输入到地的直通短路产生巨大的“穿通”电流瞬间损坏MOSFET。因此在两个MOSFET切换状态时必须插入一个“死区时间”Dead Time。TPS5210内部集成了自适应死区时间控制逻辑和强大的栅极驱动器。自适应死区时间不是固定的而是根据电路状态动态调整以确保在任何负载条件下都能在关闭一个MOSFET后等待其完全关断再开启另一个MOSFET。文档图10的波形清晰地展示了这一点无论在空载还是满载下两个MOSFET的栅极驱动信号之间都存在一个恰到好处的间隙完美避免了直通。集成驱动器控制器内部集成了驱动能力强大的高低边驱动器并自带一个8V的线性稳压器LDO为驱动器供电。使用8V而非12V或5V来驱动MOSFET是一个精妙的平衡。更高的栅极电压可以降低MOSFET的导通电阻但也会增加栅极电荷损耗。8V是一个在导通损耗和开关损耗之间取得良好折衷的值。文档中提到这部分驱动电路的损耗仅为0.24W效率很高。2. 有源下垂补偿Active Droop Compensation这是一个提升瞬态响应性能的关键技术。简单来说它有意让输出电压随着负载电流的增加而线性降低。这听起来似乎与“稳压”的目标背道而驰但其目的是为负载的阶跃变化预留“电压裕量”。原理在负载电流Iout突然大幅增加时由于输出电容的ESR和PCB走线电阻输出电压会瞬间跌落一个值ΔV Istep * (ESR Rpcb)。如果有源下垂补偿已经让静态输出电压在满载时降低了比如75mV对应20A那么当负载从轻载跳变到满载时总的电压跌落就是ΔV_transient 75mV。由于静态点已经降低这个总跌落就更不容易触及规范的下限例如1.52V。实现TPS5210通过采样下管MOSFET在导通时的Vds即Iout * Rds(on)来感知负载电流并将这个信号按比例叠加到反馈网络中从而实现对输出电压的微调。在SLVP147评估板上通过电阻分压器R13和R14将20A负载时的下垂设置为75mV。如图3所示实测的总下垂包括走线电阻等为83.5mV完全在VRM 8.4的静态电压容差1.52V-1.64V之内。3. 基于Vds采样的过流保护与电流检测传统的过流保护需要额外的电流采样电阻这会引入功率损耗和成本。TPS5210巧妙地利用了下管MOSFET的导通电阻Rds(on)作为采样电阻。当下管导通时控制器测量其Vds这个电压正比于流过的电流即电感电流或输出电流。当这个电压超过内部设定的阈值时就会触发过流保护关闭功率管。这种方法无需外部分流器实现了无损、低成本的电流检测和保护。4. 5位VID编程与使能控制为了支持不同型号或不同工作状态的CPUTPS5210提供了5位VIDVoltage Identification码输入。通过设置这5个引脚VID0-VID4的逻辑电平开路或接地可以编程输出从1.30V到2.05V之间的32个电压值。这使得同一个电源设计可以灵活适配多种处理器。此外ENABLE和INHIBIT引脚提供了软启动和关断控制功能。3. 电路设计与关键元件选型剖析图1所示的原理图是整个设计的蓝图。我们分模块来解读其中的设计考量。3.1 功率级设计MOSFET与电感的权衡功率级是能量转换的核心也是损耗和发热的主要来源。选型是在性能、成本和尺寸之间反复权衡的结果。MOSFET选型上管Q1, MTD3302这是一个N沟道MOSFET耐压30V导通电阻约10mΩ。作为上管它需要承受开关损耗和导通损耗。开关损耗与栅极电荷和开关频率有关。在滞环控制中频率是变化的但平均频率在150kHz左右见图7尚可接受。选择较低Rds(on)的MOSFET是为了降低导通损耗尤其是在高占空比Vout/Vin接近1.6/50.32时。下管Q2, SUD50N03-07同样为N沟道耐压30V导通电阻约7mΩ。下管在续流阶段导通其导通损耗占比很大。因此选择一个Rds(on)更低的MOSFET是合理的。文档中提到这是一个“10MΩ”和“7MΩ”的折衷这里应该是指其特性更准确的描述是它们在性能和成本间的折衷。下管还兼任了电流采样电阻的角色因此其Rds(on)的温度系数和一致性也需要考虑。栅极驱动电阻R2 R3R210Ω和R33.3Ω是串联在MOSFET栅极的电阻。它们的作用至关重要抑制栅极振荡MOSFET的栅极、驱动走线和封装电感会形成一个谐振电路可能导致栅极电压振铃甚至引发误开通。这个电阻可以阻尼振荡。控制开关速度电阻与MOSFET的输入电容Ciss构成RC电路影响开通和关断速度。速度太快会产生严重的电压尖峰和EMI速度太慢则会增加开关损耗。R2和R3的值就是经过权衡后选定的。通常上管的驱动电阻会略大以减缓其开关速度减少对上管寄生电容米勒电容的充电电流引起的干扰。电感和输出电容选型电感L1 L2两者都是1µH。电感值的选择是一个关键计算。它需要在纹波电流、瞬态响应和体积之间平衡。对于Buck电路纹波电流ΔIL (Vin - Vout) * D / (fsw * L)。假设Vin5V,Vout1.6V,D0.32,fsw150kHz则ΔIL ≈ (5-1.6)*0.32/(150k*1µ) ≈ 7.3A。这个纹波电流值相对较大但有利于在负载瞬变时快速改变电感电流的斜率。电感必须能承受饱和电流通常要大于峰值电流Iout_max ΔIL/2 ≈ 14.5 3.65 ≈ 18.15A这与18.4A的瞬态要求吻合。输出电容C5-C8这是应对负载瞬态的第一道防线。文档中使用了四个OS-CON电容4SP560M 560µF。OS-CON有机半导体电容是当时的高性能选择它具有极低的等效串联电阻ESR和等效串联电感ESL。在负载阶跃瞬间输出电容必须提供或吸收电流变化直到控制环路和电感电流跟上。输出电压的瞬间跌落ΔV主要由三部分构成ΔV_ESR ΔI * ESR,ΔV_ESL L * di/dt,ΔV_C ΔI * t / C。其中ESR和ESL的影响是立即的而电容放电的影响是随时间累积的。选择低ESR/ESL、大容量的电容可以最小化瞬态电压偏差。四个电容并联进一步降低了总ESR和ESL。输入电容与滤波C1-C4 L1输入电容的作用是为功率级提供低阻抗的高频电流通路并滤除开关噪声。C1-C3是三个470µF的电解电容推测为OS-CON或类似低ESR类型用于储能和吸收低频纹波电流。C4是一个10µF的陶瓷电容紧靠MOSFET放置用于提供极高频率的电流并抑制电压尖峰。输入电感L11µH与输入电容一起构成一个π型滤波器用于阻止开关噪声回灌到5V输入母线这对于满足主板的电磁兼容性要求至关重要。3.2 控制与反馈网络设计控制部分围绕U1TPS5210展开。其核心是设置输出电压和滞环窗口。输出电压设置通过JP1-JP5跳线选择VID码内部DAC根据此码字生成基准电压Vref。在评估板上设置为1.6V。滞环窗口设置通过连接在VHYST引脚和地之间的电阻R113.92kΩ来设定。VHYST引脚输出一个固定电流流经R11产生一个电压这个电压决定了滞环窗口的宽度。窗口宽度需要与输出纹波电压匹配。纹波电压主要由输出电容的ESR和纹波电流决定Vripple_pp ΔIL * ESR。设计时需要确保Vhyst略大于Vripple_pp以保证稳定的开关动作但又不能太大否则输出电压的静态误差会增大。有源下垂补偿设置如前所述通过R13和R14的分压比将DROOP引脚内部连接电流采样放大器输出的信号以适当比例注入反馈环路设定下垂斜率。软启动通过SLOWST引脚外接的电容C162200pF来设置输出电压的上升斜率实现软启动防止启动时的浪涌电流。图11显示启动时间约为9ms。3.3 PCB布局与热设计考量文档特别强调了使用四层PCB来模拟真实主板环境。对于开关电源尤其是高频大电流的电源PCB布局和散热设计与原理图同等重要。布局要点功率回路最小化高频大电流环路输入电容 - 上管 - 电感 - 输出电容 - 地 - 输入电容的面积必须尽可能小。这能降低寄生电感从而减少开关过程中的电压尖峰和电磁辐射。在图1中功率元件C1-C3 Q1 Q2 L2 C5-C8被紧密布置在一起。控制信号与功率走线隔离敏感的反馈走线如VSENSE从输出电容两端直接连接到芯片必须远离噪声源如电感、开关节点。评估板将控制部分和功率部分分开布置。接地策略通常采用“星形接地”或分割地平面。功率地PGND和信号地AGND在单点连接通常在芯片的AGND引脚附近以避免功率噪声干扰控制电路。散热设计所有功率元件MOSFET、电感、电容被放置在板子的一角以模拟主板中最差的散热条件如靠近芯片组或内存槽通风不良。即便如此在室温22°C、自然对流、满载14.5A的条件下实测上管温度最高为72°C温升50°CPCB温度为47.8°C。这说明在真实主板更大的散热面积下温度会进一步降低。MOSFET的散热主要通过其背面的散热焊盘PowerPAD连接到PCB的铜皮上利用整块铜皮作为散热器。4. 能实测与VRM 8.4规范验证理论设计再好也需要实测数据来验证。SLVP147评估板进行了全面的测试并与Intel VRM 8.4规范逐条对比见表1。我们重点分析几个关键性能。4.1 稳态精度与负载调整率如图3所示在输入电压4.5V-5.5V、负载电流0-20A的全范围内输出电压始终严格控制在1.552V至1.624V之间。这完全满足VRM 8.4对静态电压1.52V-1.64V的要求。值得注意的是输出电压随着电流增大而线性下降这正是有源下垂补偿在起作用。从0A到20A总的下垂量为83.5mV其中75mV是主动补偿设定的剩余的8.5mV来自PCB走线电阻和电感的直流电阻DCR。线电压调整率输入电压变化对输出的影响小于0.1%表现优异。4.2 负载瞬态响应滞环控制的“高光时刻”这是整个设计最核心的考验。测试使用了一个内置的瞬态负载测试器由555定时器和MOSFET开关构成可以产生高摆率的电流脉冲。测试条件为在0.8A的直流偏置上叠加一个16.8A的阶跃电流即从0.8A跳变到17.6A再跳回电流上升/下降摆率为20-40 A/µs。结果令人印象深刻图4 图5响应延迟极短从电流开始变化到控制器做出反应对应MOSFET开启延迟仅为340ns下降沿和500ns上升沿。这意味着控制器几乎“实时”感知到了负载变化。恢复时间快输出电压在阶跃发生后仅用7µs上升沿和34µs下降沿就恢复到了新的稳态值。这远远快于VRM 8.4要求的100µs恢复时间。电压偏差小在如此剧烈的瞬变下输出电压的峰峰值偏差仅为92mV。结合有源下垂补偿整个瞬态过程中的电压始终在1.552V至1.644V之间完美满足1.52V-1.65V的瞬态规范。这个测试结果充分证明了滞环控制在应对高速负载瞬变时的巨大优势。传统的PWM控制器需要等到下一个开关周期才能调整占空比而滞环控制器在本周期内就能行动。4.3 效率与温升效率是电源设计的另一个生命线。如图8所示在15A满载、5V输入时整体效率达到82.8%已计入控制器12V供电的0.24W损耗超过了VRM 8.4要求的80%。在轻载0.5A时效率也有60.5%远超40%的要求。这得益于同步整流、8V栅极驱动以及优化的MOSFET选型。温升测试表2在自然对流、最差散热布局下进行。上管Q1温度最高为72°C温升50°C。这个温度对于MOSFET来说是安全且合理的。在实际主板环境中由于散热面积更大且可能有轻微气流温度会显著降低。所有电容的温度都低于55°C说明电流均流良好没有过热点。4.4 开关频率与纹波如图7所示在整个输入电压和负载范围内开关频率在135kHz到175kHz之间变化。这种频率变化是滞环控制的固有特性但在一个相对可控的范围内约±13%。输出纹波电压图6峰峰值小于20mV非常干净这得益于低ESR的输出电容和有效的布局。5. 设计要点、避坑指南与扩展思考基于这份经典的设计文档和实际工程经验我总结出以下几个关键要点和常见陷阱1. 滞环窗口与输出纹波的匹配这是滞环控制设计成败的第一步。你必须精确计算或测量满载下的输出纹波电压Vripple_pp ΔIL * ESR_out。Vhyst必须略大于此值以确保比较器能可靠翻转。如果Vhyst设置过小纹波可能无法触发比较器导致开关停止设置过大则输出电压的直流误差会增大。最好通过实验微调VHYST引脚电阻。2. 电流检测与下垂补偿的校准TPS5210利用下管Rds(on)采样电流但Rds(on)具有正温度系数随温度升高而增大。这意味着在热机后同样的负载电流芯片“看到”的Vds会更大导致下垂补偿量比冷态时大输出电压会更低。在设计时需要预留一些余量或者确保热平衡后的输出电压仍在规范内。评估板在热机后测试的数据已经包含了这种影响。3. PCB布局是“隐形”的性能决定因素开关节点SW面积必须最小化。这个节点在Vin和地之间高速摆动是最大的噪声源和天线。大面积铺铜会增加辐射EMI和寄生电容。反馈走线必须从输出电容的两端直接、平行地走线到芯片的VSENSE和VSENSE_HF引脚。绝不能从电感或MOSFET的引脚上取样否则会引入开关噪声。最好在反馈路径上放置一个小的RC滤波器如原理图中的C15和R7以滤除高频噪声。功率地平面为高频开关电流提供一个低阻抗的返回路径至关重要。使用完整的接地层并确保功率地MOSFET源极、输入输出电容地通过多个过孔紧密连接。4. 输入滤波器的设计输入电感L1和输入电容C1-C4构成的π型滤波器必须仔细设计。电感值需要足够大以滤除开关噪声但也不能太大否则在负载瞬变时会在其两端产生过大压降导致输入到功率级的电压瞬间跌落影响控制。输入电容必须能承受开关频率下的高频纹波电流否则会过热失效。文档中计算输入电容的总RMS电流高达13.5A因此使用了多个大容量、低ESR的电容并联。5. 关于现代应用的思考虽然这是一份二十年前的设计但其核心思想并未过时。今天的CPU对电源的要求更加苛刻电压更低1V电流更大100A瞬态速度更快。因此多相Multiphase交错并联的Buck架构成为主流以分摊电流、提高等效频率、降低纹波。但滞环控制或其衍生技术如恒定导通时间COT控制它本质上是固定导通时间、变频的滞环控制因其超快的瞬态响应在显卡核心供电VRM和现代CPU的负载点PoL电源中依然被广泛采用。TI后续的很多控制器如TPS536xx系列都采用了基于COT的D-CAP™模式其设计理念与TPS5210一脉相承。最后一点实操心得当你拿到一颗新的电源芯片尤其是这种模拟控制器时第一件事不是画原理图而是反复研读数据手册中的布局指南和典型应用电路。厂商提供的评估板就像这里的SLVP147的PCB文件是最好的学习资料。尝试理解每一根关键走线为什么那样布置每一个去耦电容为什么放在那个位置。很多时候性能不达标不是原理图错了而是布局“跑偏了”。这个为赛扬处理器供电的经典设计即使在今天也为我们展示了如何通过深入的原理理解、精心的元件选型和严谨的布局布线来驯服高速、大电流的电源设计这头“猛兽”。
