1. 项目概述从寄存器手册到实战配置如果你在嵌入式开发中用过TI的微控制器尤其是那些带复杂ADC模块的比如TMS320F2837x系列或者一些ARM Cortex-R/M4F内核的芯片那你大概率翻过那份动辄上千页的技术参考手册。手册里关于ADC的章节往往充斥着密密麻麻的寄存器位域描述就像我们拿到的这份资料一样全是ADBNDCR、ADEVSAMP、ADEVSR这样的名字。很多工程师包括我当年看到这些的第一反应可能是头大然后就是“复制-粘贴”一段例程代码祈祷它能跑起来。但真正想调优性能解决一些诡异的采样丢数或者数据错位问题时你就必须得钻进这些寄存器里搞清楚它们到底在控制什么。这份资料本质上就是TI ADC模块控制寄存器集的“解剖图”。它详细描述了如何通过寄存器来划分ADC结果内存RAM、配置不同转换组的采样时间、管理转换状态以及读取转换结果。这不仅仅是寄存器列表它背后是一套完整的、为实时控制和高性能数据采集设计的内存管理与任务调度机制。理解它你就能从“ADC能用”进阶到“ADC用得精、用得稳”。无论是做高精度电池管理系统BMS需要同步采样多个电芯电压还是在电机控制中需要精准捕获电流环的反馈亦或是多路传感器数据采集这套机制都是底层性能的基石。接下来我就结合自己踩过的坑和项目经验带你把这些枯燥的位域变成可实操、可优化的配置策略。2. 核心架构与设计思想拆解在深入每个寄存器之前我们必须先理解TI这类高性能ADC模块的设计哲学。它绝不是一个简单的、来一个触发就转换一个通道的ADC。它的核心思想是分组与缓冲。2.1 转换组Conversion Groups的概念资料中反复出现的Event Group事件组、Group1组1、Group2组2是理解一切的关键。你可以把它们想象成三个独立的任务队列每个队列可以配置不同的“工作内容”和“工作方式”。Event Group事件组通常用于处理高优先级、突发性或异步的转换请求。例如一个外部引脚触发如过流保护信号需要立刻采样某个关键电压。它的特点是“插队”能力强可以打断正在进行的Group1或Group2转换取决于优先级设置并且拥有独立的内存区域和触发源。Group1 Group2组1和组2通常用于处理周期性的、有规律的转换任务。比如电机控制中每隔一个PWM周期就需要采样三相电流。这两个组可以配置为顺序转换或并行触发适合构建复杂的扫描序列。这种分组设计带来了巨大的灵活性。你可以让Group1以固定的节奏扫描温度、电压等慢变信号同时让Event Group待命随时响应紧急的故障检测信号。三者互不干扰又可以通过优先级协调。2.2 结果内存Results Memory的精细化管理这是TI ADC设计中最精妙的部分之一也是ADBNDCR和ADBNDEND寄存器大显身手的地方。ADC转换完成后的数字结果不是随便扔到某个固定地址而是存入一片专有的片上RAM。这片RAM被逻辑上划分为多个“缓冲区”Buffer每个缓冲区通常对应一个通道的一次转换结果具体位数取决于ADC分辨率。那么如何为三个组分配这片有限的RAM资源呢这就是ADBNDCRBuffer Boundary Control Register的作用。BNDA字段位24-16它定义了Event Group可以使用的缓冲区边界。假设BNDA设置为0x10十进制16这意味着从内存起始地址开始有2 * BNDA 2 * 16 32个缓冲区预留给Event Group。为什么是2倍因为TI通常以“缓冲区对”Buffer Pair为单位管理这优化了某些访问模式。BNDB字段位8-0它定义了Event Group Group1共同使用的缓冲区边界。假设BNDB设置为0x30十进制48。那么Group1能使用的缓冲区数量就是2 * (BNDB - BNDA) 2 * (48 - 16) 64个。ADBNDEND寄存器它定义了整个ADC结果内存的总大小。例如BNDEND设置为2h代表总共有64个缓冲区可用。这里有一个关键约束BNDB必须小于等于BNDEND且BNDA必须小于BNDB。这种设计就像给三个部门Event Group, Group1, Group2划分办公区域先划出Event Group的专属区A区再划出Group1和Event Group的共享区边界B区Group2则自动使用剩余的全部区域BNDEND之后的部分。这确保了内存使用的确定性和无冲突。实操心得在系统设计初期就必须根据每个组需要转换的通道数量、转换速度避免缓冲区被覆盖来估算所需缓冲区大小。例如Event Group只处理2个紧急通道那么BNDA不用设太大。Group1如果需要扫描16个通道并且希望缓存4组数据那就需要至少16 * 4 64个缓冲区这直接影响BNDB的设定。配置不当会导致缓冲区溢出新数据覆盖旧数据而毫无警告这是最难调试的问题之一。2.3 采样时间的独立配置不同的信号源可能有不同的建立时间要求。例如直接连接MCU引脚的信号内阻小采样时间可以短而通过长导线或经过滤波电路的信号内阻大需要更长的采样时间才能让采样保持电容充放电稳定。TI通过ADEVSAMP, ADG1SAMP, ADG2SAMP这三个寄存器为三个组独立配置采样窗口Sampling Window, SW。寄存器中的EV_ACQ、G1_ACQ、G2_ACQ字段值N与实际的采样时钟周期数SW的关系是SW N 2。为什么是“N2”这涉及到ADC内核的固定开销通常需要1个周期用于启动采样1个周期用于确保稳定剩下的N个周期才是真正的“采集”时间。因此即使你将ACQ值设为0采样窗口也有2个ADCLK周期。手册中强调最小值必须保证SW 3个周期即N至少为1这是由模块内部逻辑决定的。关键计算示例假设你的ADCLK时钟频率为50MHz周期20ns信号源内阻较大数据手册要求最小采样时间T_acq为500ns。那么你需要的采样窗口周期数至少为500ns / 20ns 25个周期。由于SW N 2所以N SW - 2 25 - 2 23。你需要将对应组的ACQ字段配置为230x17。务必查阅具体芯片的数据手册Datasheet中的“ADC电气特性”章节获取最小采样时间参数这是保证精度的基础。3. 关键寄存器详解与配置流程理解了架构我们再来逐一拆解核心寄存器的每个关键位并串联成配置流程。3.1 内存边界配置寄存器ADBNDCR, ADBNDEND这是配置的起点决定了数据的“存放地”。ADBNDCR (偏移地址 58h)BNDA[24:16]Event Group缓冲区边界。设值m。BNDB[8:0]Group1缓冲区边界包含Event Group。设值n。必须满足0 m n BNDEND值。结果Event Group 可用缓冲区2 * m个。Group1 可用缓冲区2 * (n - m)个。Group2 可用缓冲区2 * (BNDEND - n)个。ADBNDEND (偏移地址 5Ch)BNDEND[2:0]总缓冲区数量配置。0h: 16 缓冲区1h: 32 缓冲区2h: 64 缓冲区常见最大值BUF_INIT_ACTIVE[16]这是一个重要的状态位只读。当ADC结果内存在上电或软件触发后进行自动初始化通常由系统模块控制时该位为1。只有当此位为0时ADC可用于转换。在初始化ADC模块后必须查询此位或等待足够时间以确保内存初始化完成。配置示例我们需要为Event Group分配8个缓冲区4对为Group1分配24个缓冲区12对Group2使用剩余部分。总内存配置为64缓冲区。BNDEND 2h(64缓冲区)。Event Group需要2*m 8m 4。取m4(BNDA0x04)。Group1需要2*(n-m) 24n-m 12n 16。同时n BNDEND。取n16(BNDB0x10)。最终Event Group用2*48缓冲区Group1用2*(16-4)24缓冲区Group2用2*(32-16)32缓冲区因为总缓冲区对数为BNDEND2代表64缓冲区即32对这里需要澄清手册中BNDEND定义的是“buffer pairs”还是“total words”根据描述“0h 16 words available”它指的是“字words”数。而ADBNDCR描述提到“pairs of result buffers”。通常一个缓冲区buffer存储一个转换结果一个字。我们按最常用的理解配置的是“缓冲区”数量。假设BNDEND2代表64个缓冲区字。那么计算时ADBNDCR的BNDA/BNDB值对应的就是缓冲区对数不看描述“A total of (2 x BNDA) buffers are available”。所以BNDA/BNDB值本身经过2倍乘后得到的是缓冲区buffers数量。而BNDEND的0/1/2对应的是总缓冲区数量为16/32/64。因此我们的计算应该直接使用缓冲区数量目标Event Group 8 buffers, Group1 24 buffers, Total 64 buffers.BNDEND配置为2h(64 buffers)。BNDA Event Group buffers / 2 8/2 4 (0x04)。BNDB (Event Group Group1) buffers / 2 (824)/2 32/2 16 (0x10)。Group2 自动获得 64 - 32 32 buffers。 代码配置如下// 假设 AdcRegs 为指向ADC控制寄存器的结构体指针 AdcRegs.ADBNDEND.bit.BNDEND 2; // 总64缓冲区 AdcRegs.ADBNDCR.bit.BNDA 4; // Event Group: 8缓冲区 AdcRegs.ADBNDCR.bit.BNDB 16; // Group1: 24缓冲区 (与Event Group合计32缓冲区) // 等待内存初始化完成如果系统未自动完成 while(AdcRegs.ADBNDEND.bit.BUF_INIT_ACTIVE 1) { // 空循环等待 }3.2 采样时间配置寄存器ADEVSAMP, ADG1SAMP, ADG2SAMP这三个寄存器格式完全一致仅针对不同组。ADEVSAMP (偏移地址 60h)EV_ACQ[11:0]Event Group的采集时间参数N。SW N 2ADCLK周期。配置步骤确定ADCLK频率。例如系统SYSCLK为200MHzADC分频器设为4则ADCLK 200MHz / 4 50MHz。查阅芯片数据手册找到目标信号源在所需精度下的最小采样时间T_acq_min。计算所需最小采样窗口周期数SW_min ceil(T_acq_min / T_adclk)。计算寄存器值N SW_min - 2。如果N 1则取N 1满足SW3。考虑余量在高速或高阻抗场景下建议增加10%-20%的余量。写入寄存器。// 示例ADCLK50MHz (20ns), 要求 T_acq_min 500ns // SW_min 500ns / 20ns 25 cycles // N 25 - 2 23 AdcRegs.ADEVSAMP.bit.EV_ACQ 23; // 配置Event Group采样时间 AdcRegs.ADG1SAMP.bit.G1_ACQ 15; // 假设Group1信号源更快配置不同的值 AdcRegs.ADG2SAMP.bit.G2_ACQ 31; // 假设Group2信号源更慢配置更大的值3.3 状态寄存器ADEVSR, ADG1SR, ADG2SR这些寄存器是软件监控ADC转换状态、实现同步或事件驱动读取的关键。ADEVSR (偏移地址 6Ch)EV_END[0]可读可写转换结束标志。这是最常用的位。当Event Group所有选中的通道完成一轮转换时硬件自动置1。软件读取结果后需要通过写1或重新配置通道等方式清除此位以准备下一次转换。EV_BUSY[2]只读转换忙标志。转换进行中或组被冻结时为1。在连续转换模式下此位始终为1。EV_STOP[1]只读转换停止标志。当该组被更高优先级组抢占冻结时为1。EV_MEM_EMPTY[3]只读结果内存空标志。仅在“FIFO读取模式”下有效。为1表示对应组的结果内存已无未读数据。典型工作流查询模式// 1. 配置通道并触发Event Group转换 AdcRegs.ADEVSEL.all 0x0003; // 选择通道0和1 // ... 触发转换通过软件或外部事件 // 2. 等待转换完成 while(AdcRegs.ADEVSR.bit.EV_END 0) { // 等待或执行其他低优先级任务 } // 3. 读取转换结果直接地址访问模式 adc_result_chan0 AdcResult.ADCRESULT0; // 假设映射到固定地址 adc_result_chan1 AdcResult.ADCRESULT1; // 4. 清除结束标志准备下一次转换 AdcRegs.ADEVSR.bit.EV_END 1; // 写1清除 // 或者通过重新写入ADEVSEL来清除更常见 // AdcRegs.ADEVSEL.all 0x0003; // 重新写入相同值也可清除EV_END3.4 通道选择寄存器ADEVSEL, ADG1SEL, ADG2SEL这三个寄存器决定了每个组要转换哪些物理通道。ADEVSEL (偏移地址 78h)EV_SEL[23:0]每个位对应一个ADC输入通道。置1表示该通道被纳入本组的转换序列。转换顺序通常是从低通道号到高通道号。关键行为手册中特别警告的部分在转换过程中将ADEVSEL清零写0x0000会停止当前Event Group的转换但不会复位结果内存指针和阈值计数器。这可能导致后续转换的数据存放位置错乱。在转换过程中写入一个新的非零值到ADEVSEL会立即启动一个新的转换序列从新选中通道的最高优先级开始并且会复位结果内存指针这意味着之前转换的结果会被覆盖。同时之前设置的中断或DMA阈值计数器也需要重新编程否则触发条件会错位。严重注意事项绝对不要在转换过程中随意更改ADEVSEL的值除非你非常清楚这样做的后果并做好了全部重新初始化的准备。标准的做法是在转换开始前配置好ADEVSEL在转换完成EV_END1并读取数据后如果需要更改通道再写入新的ADEVSEL值。对于周期性的固定序列通常只在上电初始化时配置一次。配置示例需要Event Group按顺序转换通道0、5、8、11。// 通道0 - bit0, 通道5 - bit5, 通道8 - bit8, 通道11 - bit11 // 二进制... 0000 1001 0010 0001 (从bit23到bit0) // 十六进制0x00000921 AdcRegs.ADEVSEL.all 0x00000921;3.5 结果缓冲区与FIFO读取机制这是读取数据的核心。TI提供了两种读取结果的方式直接地址映射和FIFO队列读取。资料中描述的ADEVBUFFER等寄存器对应的是FIFO读取模式。ADEVBUFFER_0 到 ADEVBUFFER_7 (偏移地址 90h 到 ACh)这8个寄存器地址90h, 94h, 98h, ... ACh实际上映射到同一个FIFO读取端口。这种设计被称为“地址别名”Aliasing。EV_DR[11:0]或[9:0]对于10位ADC转换结果数据。EV_CHID[20:16]通道ID。表明当前EV_DR中的数据来自哪个物理通道1-31。如果通道ID模式被禁用则读出的通道ID为0。EV_EMPTY[31]FIFO空标志。为1表示FIFO已空此时EV_DR数据无效。FIFO读取模式的巨大优势 当你使用如ARM的LDMIA加载多个地址递增指令时连续读取这8个地址例如从0x90到0xAC硬件会自动从Event Group结果内存的FIFO中依次弹出最多8个转换结果。这只需要一次总线突发传输极大地提高了数据读取效率减少了CPU开销。对于Group1和Group2有对应的ADG1BUFFER_0-7和ADG2BUFFER_0-7原理相同。读取示例伪代码// 假设我们已知Event Group转换了4个通道 uint32_t result_buffer[4]; volatile uint32_t *fifo_addr (volatile uint32_t *)(AdcRegs.ADEVBUFFER0); // 指向第一个别名地址 // 使用LDMIA类似的机制编译器可能优化为连续访问 for(int i 0; i 4; i) { result_buffer[i] *fifo_addr; // 每次读取硬件自动递进FIFO指针 // 实际中需要检查EV_EMPTY位这里为简化 } // 或者如果编译器支持利用连续地址特性进行快速读取 // 这依赖于硬件将连续访问同一组别名地址的行为解释为FIFO弹出ADEVEMUBUFFER寄存器这个寄存器是给调试器Emulator使用的。读取它不会影响状态标志位如中断标志方便在调试时观察数据而不干扰程序运行状态。4. 完整配置流程与实战案例让我们以一个电机控制中的典型应用为例整合上述所有配置系统需要同步采样三相电流用于FOC算法同时监控直流母线电压用于过压保护。需求Group1周期性转换每PWM周期触发一次。转换通道电流A相ADIN1、电流B相ADIN2、电流C相ADIN3。共3通道。Event Group异步触发由比较器输出触发。转换通道直流母线电压ADIN4。1个通道。ADC时钟ADCLK 50MHz。电流采样需要较短的采样时间信号调理电路好假设需100ns。电压采样需要较长采样时间经过分压滤波假设需800ns。希望为Group1缓存2套数据6个结果为Event Group缓存1套数据1个结果。步骤1内存规划与BND配置总缓冲区需求Group1需要3通道 * 2套 6缓冲区。Event Group需要1通道 * 1套 1缓冲区。考虑预留为Group1分配8缓冲区Event Group分配2缓冲区。总共10缓冲区。TI ADC缓冲区通常以偶数个分配因为“对”的概念。我们分配Event Group: 2 buffers, Group1: 8 buffers。Group2暂时不用。查手册该ADC模块总结果内存为64缓冲区BNDEND2。计算BNDA Event Group buffers / 2 2/2 1 (0x01)BNDB (Event Group Group1) buffers / 2 (28)/2 10/2 5 (0x05)BNDEND 2 (0x2) (64 buffers)配置代码void ADC_Memory_Config(void) { // 等待可能的内存初始化完成 while(AdcRegs.ADBNDEND.bit.BUF_INIT_ACTIVE 1); // 配置内存边界 AdcRegs.ADBNDEND.bit.BNDEND 2; // 总64缓冲区 AdcRegs.ADBNDCR.bit.BNDA 1; // Event Group: 2缓冲区 AdcRegs.ADBNDCR.bit.BNDB 5; // Group1: 8缓冲区 (合计10缓冲区) // 再次确认初始化完成 while(AdcRegs.ADBNDEND.bit.BUF_INIT_ACTIVE 1); }步骤2采样时间配置计算Group1采样时间参数N1SW1 100ns / 20ns 5 cycles.N1 5 - 2 3.取 N1 3 (0x03)。计算Event Group采样时间参数NeSWe 800ns / 20ns 40 cycles.Ne 40 - 2 38.取 Ne 38 (0x26)。配置代码void ADC_Acquisition_Config(void) { AdcRegs.ADG1SAMP.bit.G1_ACQ 3; // Group1 采样窗口 5 ADCLK周期 AdcRegs.ADEVSAMP.bit.EV_ACQ 38; // Event Group 采样窗口 40 ADCLK周期 // ADG2SAMP保持默认或根据需要配置 }步骤3通道选择与触发配置void ADC_Channel_Trigger_Config(void) { // 配置Group1转换通道ADIN1, ADIN2, ADIN3 (对应bit1, bit2, bit3) AdcRegs.ADG1SEL.all 0x0000000E; // 二进制: ... 1110 // 配置Event Group转换通道ADIN4 (对应bit4) AdcRegs.ADEVSEL.all 0x00000010; // 二进制: ... 1 0000 // 配置Group1为周期触发例如由PWM模块的SOC信号触发 // 此处需要配置ADC触发源选择寄存器通常与PWM、定时器等模块关联 // AdcRegs.ADG1TRIG.bit.TRIGSRC ...; // 例如选择EPWM1的SOCA // 配置Event Group为外部引脚触发例如比较器输出 // AdcRegs.ADEVTRIG.bit.TRIGSRC ...; // 例如选择GPIO或比较器事件 }步骤4初始化、校准与启动void ADC_Init(void) { // 1. 使能ADC模块时钟依赖于具体芯片的系统控制 SysCtl_EnableADC(); // 2. 配置ADC基准源、分辨率12位/10位、时钟分频等全局参数 AdcRegs.ADCCTL1.bit.RES 0; // 0 for 12-bit, 1 for 10-bit AdcRegs.ADCCTL1.bit.ADCLKPS ...; // 设置分频 AdcRegs.ADCCTL1.bit.CPS 0; // 预分频 // 3. 执行偏移量自校准上电后必须做 AdcRegs.ADCCTL1.bit.ADCBSY 0; // 确保ADC空闲 AdcRegs.ADCCTL2.bit.CAL_MODE 1; // 使能校准模式 AdcRegs.ADCCTL2.bit.START_CAL 1; // 启动校准 while(AdcRegs.ADCCTL2.bit.CAL_DONE 0); // 等待校准完成 // 校准结果会自动写入ADCALR寄存器并用于后续转换的偏移校正 // 4. 调用上述配置函数 ADC_Memory_Config(); ADC_Acquisition_Config(); ADC_Channel_Trigger_Config(); // 5. 使能ADC转换 AdcRegs.ADCCTL1.bit.ADCEN 1; // 等待ADC准备好某些型号有状态位 while(AdcRegs.ADCCTL1.bit.ADCREADY 0); }步骤5数据读取以Group1周期读取为例// 中断服务函数中由Group1转换完成中断触发 __interrupt void ADC_G1_ISR(void) { uint16_t adc_results[3]; volatile uint32_t *fifo_ptr AdcRegs.ADG1BUFFER0; // 快速FIFO读取3个结果 // 注意实际读取次数应与ADG1SEL中设置的通道数匹配 for(int i 0; i 3; i) { uint32_t raw_data *fifo_ptr; // 读取硬件自动更新FIFO指针 // 提取转换结果和通道ID如果使能了通道ID模式 uint16_t result (uint16_t)(raw_data 0x0FFF); // 取低12位为结果 uint8_t ch_id (uint8_t)((raw_data 16) 0x1F); // 取通道ID // 根据通道ID存储到对应数组位置如果顺序固定也可直接按读取顺序 adc_results[i] result; } // 清除Group1结束标志通常写1清除或通过重新选择通道 AdcRegs.ADG1SR.bit.G1_END 1; // 处理数据... (例如进行电流Clarke/Park变换) // 清除ADC中断标志具体寄存器名需查手册 AdcRegs.ADCINTFLG.bit.G1_INT 1; // 确认中断已处理 PieCtrlRegs.PIEACK.all PIEACK_GROUP1; // 假设使用TI C2000系列 }5. 常见问题排查与调试技巧即使配置看起来正确ADC仍然可能出问题。以下是我在实际项目中遇到的典型问题及解决方法。5.1 问题转换结果不正确、跳动大或全为零/满量程检查采样时间ACQ这是最常见的原因。采样时间不足会导致采样电容未充分充电结果随机跳动通常偏小。使用示波器测量ADC输入引脚在采样期间的电压看是否稳定。严格按照数据手册计算并留有余量。检查参考电压确保模拟参考电压VREFHI, VREFLO干净、稳定。噪声会导致结果跳动。检查电源去耦电容。检查信号调理电路确保运放等电路带宽足够能在一个采样窗口内稳定。检查ADC校准确认上电后成功执行了偏移校准。读取ADCALR寄存器看是否有异常值。可以尝试在已知输入如接VREFLO或VREFHI/2时读取结果检查偏移和增益误差。检查结果内存地址映射确认你读取的ADCRESULTx地址或FIFO地址是正确的并且与ADBNDCR配置的内存划分匹配。错误的BNDA/BNDB设置会导致数据被写入错误的内存区域读出来自然是错的。5.2 问题转换无法触发或触发一次后停止检查触发源配置确认PWM、定时器或GPIO的触发信号是否确实产生并连接到ADC的触发输入。使用寄存器查看工具或调试器监控触发源的状态位。检查通道选择寄存器ADxSEL确保在触发前已写入非零值。一个常见的疏忽是只在上电初始化时配置了一次但在某个错误处理流程中将其清零后未恢复。检查状态寄存器ADxSREV_BUSY/Gx_BUSY是否为1如果是表示转换正在进行或被冻结可能无法响应新触发。EV_END/Gx_END是否为1如果上一轮转换完成标志未被清除某些模式下ADC会认为任务已完成不再响应触发。务必在读取数据后清除结束标志。检查ADC全局使能位ADCCTL1.ADCEN是否已置1。5.3 问题FIFO读取模式读不到数据或数据错位检查FIFO空标志EV_EMPTY/Gx_EMPTY在读取前或读取循环中检查该位。如果为1表示FIFO已空继续读取将得到无效数据。确认工作在FIFO模式需要将对应组的模式控制寄存器如ADEVMODECR中的FIFO模式使能位设为1。默认可能是直接地址映射模式。读取次数与转换通道数匹配如果你在ADEVSEL中使能了3个通道那么一次转换序列完成后FIFO中会有3个数据。你需要恰好读取3次。多读会读到无效数据EMPTY1少读会导致FIFO中残留数据影响下一次读取序列。通道ID模式如果使能了通道ID读取的32位数据中包含了通道号。你需要解析EV_CHID/Gx_CHID字段来将结果归类到正确的通道变量中而不是假设读取顺序。5.4 问题多组同时工作时数据混乱或丢失检查优先级配置Event Group、Group1、Group2之间有优先级。如果Group1正在转换时高优先级的Event Group触发Group1会被“冻结”G1_STOP置1。直到Event Group完成Group1才恢复。这可能导致Group1的转换时间拉长。确保你的系统时序能容忍这种抢占。检查内存边界重叠这是最严重的问题。如果BNDA、BNDB、BNDEND配置不当导致两组的内存区域重叠数据会被相互覆盖。仔细核对计算过程。使用调试器监控结果内存直接查看ADC结果RAM的物理内存内容。这能最直观地看到数据是否被正确写入以及是否被意外覆盖。结合触发逻辑可以判断是哪个组写入了数据。5.5 高级调试技巧利用ADSMSTATE寄存器这个寄存器显示了ADC内部状态机的当前状态。虽然TI保留用于调试但在一些复杂问题如触发无响应、卡在某个状态时查看它可以提供线索。利用ADLASTCONV寄存器它可以快速告诉你每个通道最后一次转换的结果是高于还是低于参考电压中点。这是一个快速的“数字比较器”功能适合用于故障检测的快速判断而无需读取完整的12位结果。模拟“注入”测试在调试阶段可以暂时将触发源改为软件触发ADCTRIG.bit.SW_TRIG通过代码手动触发转换隔离硬件触发源的问题。分步初始化不要一次性写完所有ADC配置。先配置最基本的参数时钟、使能然后单独测试一个组如Event Group的简单转换逐步增加复杂度如多通道、FIFO模式、多组协同。
