1. 项目概述与核心价值在嵌入式系统开发尤其是网络通信、工业控制这类对实时性要求苛刻的领域中断处理机制的设计直接决定了系统的响应速度和稳定性。想象一下你正在调试一个网络交换机数据包如潮水般涌来同时系统还要处理定时器、串口通信和外部传感器信号。如果所有事件都让CPU去轮询处理那效率将低得无法忍受关键数据包可能因此丢失。这时一个高效、智能的中断控制器Interrupt Controller就成了系统的“交通警察”它负责接收来自四面八方的中断请求IRQ迅速判断谁最紧急并引导CPU去优先处理。飞思卡尔现为NXP的MPC8315E PowerQUICC II Pro处理器作为一款经典的网络通信处理器其内部集成的可编程中断控制器IPIC正是这样一个功能强大的“交通指挥中心”。它远不止是一个简单的中断信号路由器。IPIC支持多达128个中断源涵盖了从外部GPIO引脚到内部DMA、以太网控制器eTSEC、PCI Express等几乎所有关键外设。更重要的是它提供了极其灵活的中断优先级管理、动态重配以及多种中断类型如系统管理中断SMI支持允许开发者根据实际应用场景精细调优中断响应行为。本文将深入解析MPC8315E IPIC的工作原理、寄存器配置和实际应用技巧。我不会仅仅复述数据手册的寄存器列表而是结合我多年在通信设备开发中调试中断系统的经验带你理解IPIC如何工作如何根据你的系统需求配置它以及如何避开那些手册上没写、但实践中一定会遇到的“坑”。无论你是正在评估MPC8315E的硬件工程师还是为其编写底层驱动或实时操作系统的软件工程师理解IPIC都是掌控这颗芯片的关键一步。2. IPIC架构与核心原理深度解析要驾驭IPIC首先得理解它的设计哲学和整体架构。IPIC不是一个被动的信号转发器而是一个主动的管理者其核心任务可归纳为接收、仲裁、通知。2.1 中断信号通路与类型IPIC作为中断请求的集散地连接着三大类异常信号通路最终导向PowerPC e300核心标准外部中断INT这是最常见的中断类型。当外设如以太网MAC接收完一个数据包产生中断请求时IPIC在完成优先级仲裁后会通过int信号线向CPU发起一个标准外部中断异常。CPU会跳转到对应的异常向量如0x500开始执行中断服务程序ISR。临界外部中断CINT某些对实时性要求极高或关乎系统安全的事件可以被配置为临界中断。它们通过cint信号线触发临界外部中断异常。在软件上这通常意味着更短的延迟和可能不同的处理上下文。你需要仔细规划哪些中断源值得赋予这个“特权”。系统管理中断SMI这是一个比较特殊的中断类型通过smi信号线触发。SMI通常用于处理系统级的管理事件比如热插拔、电源管理事件或严重的可恢复错误。它的处理模式可能与常规中断不同有时甚至拥有独立的中断向量表。在MPC8315E中SMI的处理与一个关键的寄存器——系统管理中断向量寄存器SMVCR——紧密相关。机器检查异常Machine Check这是由IPIC内部mcp信号或外部MCP请求触发的非屏蔽异常用于报告严重的硬件错误条件如内存访问错误、总线错误。它优先级最高不可屏蔽一旦发生通常意味着系统遇到了致命问题需要进入错误恢复或安全状态。核心原理提示int、cint、smi这三条通路是物理上独立的。这意味着即使你屏蔽了所有标准中断通过MSR[EE]位临界中断和系统管理中断仍然可能被触发。在设计高可靠性系统时必须为每条通路都准备好相应的异常处理程序。2.2 中断状态管理三层寄存器模型IPIC通过一套精巧的寄存器组来跟踪和管理中断状态。理解这三层模型是进行正确配置和调试的基础事件寄存器Event Register位于各个外设模块内部。当外设的特定事件发生时如UART接收缓冲区满其对应的事件标志位会被硬件置位。这是中断产生的源头。中断挂起寄存器SIPNR, SEPNR这是IPIC内部的核心状态寄存器。无论中断是否被屏蔽只要外设的事件寄存器置位且该中断源被使能IPIC就会在对应的SIPNR或SEPNR位中记录这个“挂起”状态。这是一个非常重要的特性即使你暂时屏蔽了某个中断不让它通知CPUIPIC依然知道它发生过等你解除屏蔽后挂起的中断会被立即处理。中断向量寄存器SIVCR, SMVCR当CPU决定响应一个中断并进入异常处理程序后软件需要读取这个寄存器来识别是哪个具体的中断源触发了本次异常。SIVCR用于标准外部中断和临界中断而SMVCR专用于系统管理中断SMI。这两个寄存器是“只读”的并且IPIC会保证在软件读取期间其值不会改变这为安全、准确地识别中断源提供了保障。以你提供的资料中的SMVCR为例它包含两个关键字段MVECx位0-5这是一个6位向量用于向后兼容MPC8260等老型号它只能正确反映前64个中断源。MVEC位25-31这是一个7位向量可以正确反映IPIC支持的所有128个中断源。在MPC8315E的新设计中你应该始终使用这个7位的MVEC字段。2.3 中断屏蔽机制不是所有中断在任何时候都需要CPU立即处理。IPIC提供了两级屏蔽机制全局屏蔽通过设置CPU的机器状态寄存器MSR中的外部中断使能位EE来实现。当MSR[EE]0时CPU不响应任何来自IPIC的标准外部中断INT。但请注意临界中断CINT和机器检查异常可能不受此位影响。源级屏蔽这是IPIC提供的精细控制能力。通过系统中断屏蔽寄存器SIMSRx和外部中断屏蔽寄存器SEMSR你可以独立地使能或禁用每一个中断源。只有当某个中断源在SIMSR/SEMSR中被使能对应位为1并且其挂起状态位在SIPNR/SEPNR中为1时IPIC才会向CPU发起中断请求。实操心得在系统初始化时一个良好的习惯是先屏蔽所有中断源将所有SIMSRx和SEMSR清零然后逐个使能你需要的中断。在进入关键的、不允许被打断的代码段临界区时也常常临时屏蔽特定中断而非全局关闭以平衡实时性和代码安全性。3. IPIC中断优先级策略详解中断优先级管理是IPIC最强大也最复杂的部分。它直接决定了当多个中断同时发生时CPU先服务谁从而影响系统的实时性表现。3.1 静态优先级表与动态调整IPIC有一个默认的、固定的中断源优先级顺序表如表8-34所示。这个表长达128项为每个中断源分配了一个唯一的优先级编号1为最高128为最低。例如从表中我们可以看到MIXA0组的优先级最高为2而一些保留项或低优先级外设如某些SYSD组的优先级较低。然而IPIC的灵活性在于它允许你在一定范围内动态调整这个优先级顺序主要通过两种机制组内相对优先级调整IPIC将中断源分成了多个内部组如SYSx, MIXx。例如eTSEC1的Tx、Rx、Err中断就在同一个可调优先级的组内。你可以通过编程内部中优先级寄存器SIPRRx来改变组内各个源的先后顺序。这在需要平衡多个同类外设如两个以太网口的实时性时非常有用。最高优先级中断HPI指定这是IPIC提供的一个“特权通道”功能。通过配置系统中断配置寄存器SICFR中的HPI字段你可以指定任意一个中断源为“最高优先级”。一旦这个源产生中断它将立即抢占当前任何其他正在服务或等待的中断机器检查除外被优先传递给CPU。这个功能是动态的你可以在运行时根据系统状态改变HPI的归属。3.2 分组Grouped与分散Spread模式这是IPIC优先级配置中一个关键且容易混淆的概念。它涉及的是中断向量在优先级表中的布局策略而非单个中断的绝对优先级。分组模式Grouped在此模式下一个可编程优先级组如MIXA0内的所有中断源在优先级表中被“捆绑”在一起占据一片连续的高优先级位置。这种模式非常有利于降低中断延迟。因为高优先级组的中断总是能排在其他低优先级组的前面即使低优先级组里有某个中断的个体优先级被设得很高。这适用于所有中断源都要求极高响应速度的场景。分散模式Spread在此模式下可编程优先级组的中断源被“打散”插入到全局优先级表的各个位置。这样其他固定的高优先级中断源如某些系统定时器就有机会获得更低的延迟。这种模式提供了更均衡的优先级分布但牺牲了可编程组的整体延迟优势。如何选择如果你的应用中有几个关键的外设模块比如两个高速以太网控制器你希望它们的中断总能被最快响应那么就为它们所在的组选择分组模式。如果你的系统中存在许多不同性质的中断源你希望优先级分布更均匀避免低优先级任务被“饿死”那么分散模式可能更合适。这个配置通常在系统初始化时设定且部分模式不能动态更改。3.3 混合中断组MIX的优先级从优先级表可以看出像MIXA0、MIXB1这样的“混合中断组”扮演着非常重要的角色。这些组可以同时包含内部中断来自片内外设和外部中断来自IRQ[0:7]引脚。组内的相对优先级同样是可编程的。这意味着你可以将某个外部引脚的中断如一个紧急停止按钮连接到IRQ0和一个内部高带宽外设的中断如DMA完成放在同一个MIX组内并灵活设置谁更优先。这为硬件中断线的软件化优先级管理提供了极大便利。4. 关键寄存器配置与编程指南理解了原理我们来看如何动手配置。IPIC的寄存器位于内存映射的I/O空间你需要通过Load/Store指令来访问它们。以下是一些最关键的寄存器及其配置要点。4.1 中断使能与屏蔽控制这是最基础的配置通常在系统初始化阶段完成。系统中断屏蔽寄存器SIMSR0-SIMSR3每个SIMSR控制一组内部中断源的屏蔽。位图对应关系需查阅数据手册的表8-6中断源列表。向某位写1使能该中断写0屏蔽。外部中断屏蔽寄存器SEMSR控制8个外部中断引脚IRQ[0:7]的屏蔽。配置示例伪代码风格// 假设IPIC基地址为 0xFFF80000 volatile uint32_t *ipic_base (uint32_t *)0xFFF80000; // 1. 初始化阶段屏蔽所有中断源 ipic_base[SIMSR0_OFFSET/4] 0x00000000; ipic_base[SIMSR1_OFFSET/4] 0x00000000; ipic_base[SIMSR2_OFFSET/4] 0x00000000; ipic_base[SIMSR3_OFFSET/4] 0x00000000; ipic_base[SEMSR_OFFSET/4] 0x00000000; // 2. 使能特定中断例如使能eTSEC1接收中断假设其在SIMSR0的bit5 // 首先需要知道eTSEC1_RX的中断源编号和对应的SIMSR位。 // 根据手册eTSEC1_RX可能对应中断向量0x20属于内部中断组在SIMSR0的bit5。 #define INTR_ETSEC1_RX_MASK (1 5) ipic_base[SIMSR0_OFFSET/4] | INTR_ETSEC1_RX_MASK; // 3. 使能外部中断IRQ0 ipic_base[SEMSR_OFFSET/4] | 0x00000001;4.2 优先级配置寄存器动态调整优先级是优化系统的关键。系统中断优先级寄存器SIPRR0-SIPRR3用于配置各个内部中断组的组内相对优先级。每个组通常有多个字段每个字段对应组内的一个中断源字段值越小优先级越高。混合中断优先级寄存器SMPRR0-SMPRR3用于配置混合中断组MIX内内部中断与外部中断之间的相对优先级。系统中断配置寄存器SICFR这里包含**最高优先级中断HPI**的选择字段。你需要将目标中断源的编码写入HPI字段。配置示例设置最高优先级中断// 假设我们要将eTSEC1接收中断假设其源编码为0x20设置为最高优先级中断(HPI) // 首先查找SICFR寄存器中HPI字段的位置和宽度。假设HPI字段在SICFR的bit16-bit23共8位。 volatile uint32_t *sicfr (uint32_t *)(ipic_base SICFR_OFFSET/4); uint32_t sicfr_value *sicfr; // 清除旧的HPI设置 sicfr_value ~(0xFF 16); // 设置新的HPI为eTSEC1_RX的编码0x20 sicfr_value | (0x20 16); *sicfr sicfr_value;4.3 中断向量读取与处理在中断服务程序ISR中识别中断源是第一步。系统中断向量寄存器SIVCR用于标准外部中断和临界中断。当CPU响应int或cint异常后ISR应读取此寄存器获取7位中断向量号。系统管理中断向量寄存器SMVCR专用于系统管理中断SMI。当CPU响应smi异常后ISR应读取此寄存器并**使用其高7位MVEC字段位25-31**作为中断向量号。中断服务程序框架示例// 标准外部中断异常处理程序向量号0x500 void __isr_external_interrupt(void) { // 1. 读取中断向量识别中断源 uint32_t vector ipic_base[SIVCR_OFFSET/4] 0x7F; // 取低7位 // 2. 根据向量号跳转到具体的处理程序 switch (vector) { case 0x20: // eTSEC1接收中断 handle_etsec1_rx(); // 清除外设内部的事件标志通常在具体外设寄存器中 clear_etsec1_rx_event(); break; case 0x21: // eTSEC1发送中断 handle_etsec1_tx(); clear_etsec1_tx_event(); break; // ... 处理其他中断源 default: // 未知中断可能是配置错误或硬件故障应记录日志或进入安全状态 handle_unknown_interrupt(vector); break; } // 3. 中断处理结束执行中断返回指令如rfi // 注意某些架构需要在返回前向IPIC发送EOIEnd Of Interrupt信号 // 但MPC8315E的IPIC在读取SIVCR后通常自动处理具体需查证手册。 } // 系统管理中断异常处理程序向量号不同如0x200 void __isr_system_management(void) { // 读取SMVCR注意取高7位 uint32_t smvcr ipic_base[SMVCR_OFFSET/4]; uint32_t smi_vector (smvcr 25) 0x7F; // 提取MVEC字段 switch (smi_vector) { // ... 处理SMI特定事件 } // SMI处理返回 }5. 消息共享中断MSI机制解析与应用消息信号中断MSI是一种在现代外设特别是PCI/PCIe设备中广泛使用的高级中断机制。与传统的中断引脚INTx相比MSI允许设备直接向系统写入一个特定的内存地址即MSI寄存器来“宣告”中断并可以携带少量数据如中断向量。MPC8315E的IPIC集成了对MSI的支持这对于连接PCIe设备至关重要。5.1 MSI寄存器组IPIC为MSI预留了8个32位的消息共享中断寄存器MSIR0-MSIR7。每个MSIR可以供多达32个设备或事件“共享”每个设备占用其中的一个位SH0-SH31。当PCIe设备需要发起中断时它会向一个特定的内存地址写入一个消息这个写操作会由IPIC硬件自动解码并设置对应MSIR中的对应位。MSIRnMessage Shared Interrupt Register状态寄存器。每一位代表一个共享中断源是否有中断挂起。该寄存器在读取后会自动清零这是一个关键特性简化了软件清除中断状态的操作。MSIMRMessage Shared Interrupt Mask Register屏蔽寄存器。其高8位M0-M7分别对应MSIR0-MSIR7。如果某个MSIRn的屏蔽位被置1那么即使该MSIR中有位被置位也不会产生中断请求到CPU。MSISRMessage Shared Interrupt Status Register状态汇总寄存器。其高8位S0-S7分别指示MSIR0-MSIR7中是否有任何位被置位即该MSIR是否“活跃”。这为软件快速判断中断来自哪个MSIR组提供了便利。MSIIRMessage Shared Interrupt Index Register索引寄存器。这是一个只写寄存器为软件模拟MSI中断或调试提供了一种方法。通过向MSIIR写入你可以手动设置某个MSIR中的某一位从而触发一个MSI中断。5.2 MSI中断处理流程初始化系统软件通常是BIOS或操作系统内核为PCIe设备分配MSI能力。这包括告诉设备使用哪个MSIR比如MSIR2以及使用该寄存器中的哪一位比如bit5。同时软件需要确保IPIC中对应的MSIMR位是清零的即未屏蔽。中断触发PCIe设备发生中断事件时它会执行一个内存写操作目标地址是预先配置好的MSI地址数据中包含它被分配的中断向量或索引信息。IPIC的硬件逻辑捕获这个写操作。IPIC处理IPIC根据写操作的信息找到对应的MSIR例如MSIR2并设置其中对应的位例如bit5。如果该MSIR的全局屏蔽位MSIMR中的M2为0则IPIC会根据该MSIR在中断优先级表中的位置参见表8-34如MSIR2参与中断仲裁。CPU响应如果MSIR2赢得仲裁IPIC向CPU发出中断。CPU跳转到中断处理程序。中断服务ISR读取SIVCR获取标准中断向量或者更常见的是在MSI场景下ISR可能需要读取MSISR来快速定位是哪个MSIR产生了中断然后再去读取那个MSIR例如MSIR2来精确判断是32个共享源中的哪一个。读取MSIR2的操作会同时清除其所有位。设备服务ISR根据中断源信息服务特定的PCIe设备并清除该设备内部的中断状态位。5.3 MSI配置注意事项地址分配PCIe设备进行MSI写操作的地址必须被配置到IPIC的MSI寄存器映射空间。这通常由系统集成者在内存映射中固定分配。共享与独占一个MSIR的32位可以被多个设备共享但需要软件精心分配以避免冲突。也可以让一个设备独占一个MSIR甚至独占多个位来区分不同的事件类型。优先级MSIR0-MSIR7在中断优先级表中有固定的位置例如MSIR2在优先级表中编号为86。你需要根据PCIe设备的中断紧急程度为其分配合适的MSIR。自动清除MSIR的“读清零”特性非常方便但也要注意。如果你的ISR需要查询多个状态源或者中断处理分多个阶段在读取MSIR之前要确保已经保存了必要的信息因为一读就没了。6. 实战配置案例以太网与定时器中断优化让我们结合一个具体的场景来运用上述知识。假设我们基于MPC8315E设计一个网络数据采集设备有两个核心任务1) 通过eTSEC1高速接收网络数据包2) 一个高精度定时器PIT用于周期性数据打包和发送。目标确保网络接收的实时性低延迟同时保证定时器中断不会因网络流量过大而被长期阻塞。硬件中断源eTSEC1_RX以太网1接收中断向量号假设为0x20属于某个内部中断组。eTSEC1_TX以太网1发送中断向量号0x21与RX同组。PIT周期性中断定时器中断向量号假设为0x40属于另一个内部中断组。配置策略与步骤分析默认优先级查表8-34找到eTSEC1和PIT中断所在的组及其默认优先级。假设eTSEC1中断组SYSB?默认优先级比PIT组SYSA?高。这符合我们的首要目标网络接收优先。组内优先级调整eTSEC1的RX、TX、ERR中断在同一个可编程优先级组内。我们希望RX的优先级高于TX和ERR因为接收的实时性要求更高。通过配置对应的SIPRRx寄存器将RX的优先级字段设为最高值最小TX次之ERR最低。考虑使用HPI可选如果网络接收的实时性要求极端高任何延迟都不可接受可以考虑将eTSEC1_RX设置为最高优先级中断HPI。这样无论系统中正在处理什么中断除了机器检查eTSEC1_RX都能立即抢占。但需谨慎使用滥用HPI可能导致低优先级任务“饿死”。选择分组模式eTSEC1所在的中断组我们选择分组模式Grouped。这样能保证整个以太网中断组作为一个整体其优先级顺序相对于PIT等中断是固定且较高的提供了最可预测的低延迟。配置屏蔽寄存器// 使能eTSEC1 RX/TX和PIT中断屏蔽其他暂时不用的 ipic_base[SIMSRx_OFFSET] | (1 ETSEC1_RX_BIT) | (1 ETSEC1_TX_BIT); ipic_base[SIMSRy_OFFSET] | (1 PIT_BIT);中断服务程序设计eTSEC1_RX ISR应尽可能短小精悍。只做最必要的操作从描述符环中取出数据包放入一个软件队列更新描述符然后快速退出。复杂的协议解析和业务处理应放到主循环或任务中。PIT ISR用于触发周期性任务。同样要简短通常只是设置一个软件标志如timer_tick 1或发送一个信号量然后返回。实际的数据打包和发送工作由基于该标志触发的后台任务完成。性能监测与调整系统运行后需要监测中断延迟和CPU负载。如果发现PIT中断被延迟得太厉害影响了定时精度可能需要重新评估优先级策略。也许可以尝试将PIT所在组调整为分散模式Spread或者微调组内优先级让PIT在分散模式中获得一个相对更好的位置。避坑指南在调整优先级时一个常见的错误是只关注了“谁更重要”而忽略了“谁更频繁”。一个非常频繁的低优先级中断如果处理时间很长即使它优先级低也可能实质性地阻塞高优先级但触发不频繁的中断。因此优化ISR的执行时间与设置优先级同等重要。使用工具测量最坏情况中断延迟WCET是嵌入式实时系统调试的必备环节。7. 常见问题与调试技巧实录在实际开发和调试MPC8315E的IPIC时你会遇到各种各样的问题。以下是我总结的一些典型问题和排查思路。7.1 中断完全不触发检查清单CPU全局中断使能确认PowerPC e300核心的MSR[EE]位已经置1。在系统启动代码中通常在初始化完关键外设和中断控制器后才会开启全局中断。IPIC源级屏蔽确认对应中断源在SIMSRx或SEMSR寄存器中的屏蔽位已被置1使能。外设内部中断使能IPIC的使能只是“通路开关”外设本身如UART、eTSEC也有自己的中断使能寄存器。必同时使能。中断信号连接确认硬件上中断信号线已正确连接。对于外部中断IRQ[0:7]检查电路原理图和PCB确认引脚配置和上拉/下拉电阻正确。中断触发条件确认外设确实产生了中断事件。例如对于UART接收中断你是否确实发送了数据可以通过读取外设的状态寄存器来验证。7.2 中断触发一次后不再触发根本原因中断状态未被正确清除。这是最常见的问题之一。排查步骤外设事件标志在ISR中必须清除触发中断的外设内部事件标志。例如处理UART接收中断后要读取数据寄存器通常会自动清除标志或写入特定值到状态寄存器来清除标志。IPIC挂起位对于大多数IPIC中断不需要软件直接清除SIPNR中的位。当CPU读取SIVCR响应中断并且外设事件标志被清除后IPIC硬件会自动清除对应的挂起位。但是对于某些特殊中断或配置需要查阅手册确认。MSI特殊情况对于MSI中断读取MSIR寄存器会自动清除其所有位。如果你在ISR中读取了MSIR来做判断那么清除操作已经完成。确保你没有在别的地方意外地再次读取它。7.3 中断处理程序进入了但读取的向量号错误或无法识别排查步骤确认读取的是正确的寄存器标准外部中断和临界中断读SIVCR。系统管理中断SMI读SMVCR并注意使用高7位MVEC字段。检查向量号映射表仔细核对数据手册中的“中断源列表”表格如Table 8-6确认你期望的中断源对应的向量号是多少。软件中的case语句必须与之匹配。优先级仲裁干扰在读取SIVCR的瞬间是否有更高优先级的中断发生并赢得了仲裁虽然IPIC保证在读取期间SIVCR值稳定但在极短时间内发生仲裁变化是可能的。可以在ISR开始时暂时屏蔽同级和低优先级中断读取向量后再打开。软件错误检查你的ISR汇编入口代码是否在跳转到C语言处理函数前错误地修改了某些寄存器或内存地址影响了IPIC的访问。7.4 系统管理中断SMI相关疑难SMI与普通INT混淆确保你的异常向量表配置正确将SMI异常例如向量0x200指向独立的SMI处理程序而不是指向标准外部中断处理程序。SMVCR读取值为0检查是否真的发生了SMI事件。有些SMI事件可能需要特定条件才能触发。另外确认在SMI处理程序中访问SMVCR的地址是正确的。SMI响应延迟SMI可能有独立的屏蔽或使能控制位检查相关系统控制寄存器。7.5 使用调试器进行中断调试设置硬件断点在调试器如Lauterbach Trace32, iSystem debugger中可以在IPIC的关键寄存器如SIVCR、某个SIPNR的地址上设置数据写入断点。当中断发生时这些寄存器会被修改触发断点让你能第一时间观察中断现场。监控中断引脚如果使用逻辑分析仪或示波器可以监控INT、CINT、SMI等输出引脚直观看到中断请求的发出和撤销时序与软件日志对照。性能分析许多高端调试器支持中断时间线分析功能。你可以看到每个中断的触发时间、响应时间、执行时长以及中断之间的嵌套和抢占关系。这是优化优先级和ISR代码的利器。7.6 中断优先级配置未生效检查配置时机部分优先级配置寄存器如选择分组/分散模式的位可能在IPIC初始化后就不能动态更改或者需要在所有中断被屏蔽的情况下更改。确保你在正确的初始化阶段进行配置。确认寄存器字段仔细核对SIPRRx、SMPRRx、SICFR等寄存器的位字段定义。一个常见的错误是写错了位偏移或字段宽度。理解“相对”优先级调整SIPRRx改变的是组内相对顺序。要改变一个中断组相对于其他组的绝对优先级需要依赖默认优先级表或使用HPI功能。分组/分散模式影响的是组的布局而不是组内个体的绝对优先级。调试中断问题往往需要耐心和系统性的方法。从最基础的电源、时钟、复位信号查起再到软件配置最后结合硬件工具进行联合调试。记住清晰的中断处理逻辑和详尽的日志记录是你最好的帮手。
