Quartus II 13.1 安装与入门实战：从环境配置到第一个 FPGA 工程

1. 为什么到了今天还有人在装 Quartus II 13.1先把结论摆在前面Quartus II 13.1 不是一个最新最好的工具它是一款 2013 年前后发布的 FPGA 开发软件按年份算已经是十多年前的老古董。但如果你在高校实验室、电子设计竞赛培训、或者某些老型号 CPLD/FPGA 的教学场景里待过就会发现一个很稳定的现象——每年都有一批新人要把它装一遍。原因不复杂大量教材、实验指导书、课程设计模板、竞赛板卡例程都是围绕这个版本写的工程文件格式、器件库、引脚约束方式都跟它绑定换新版本反而会出现打开就报错、综合不过、引脚对不上的连锁问题。所以这篇内容面向的就是这类人手里有一块 Cyclone IV、Cyclone II、MAX II 之类的老器件开发板或者课程要求必须用 13.1需要从零把软件装起来、跑通第一个工程、并且知道后面怎么用它做实际开发。我会把安装、授权、驱动、建工程、编译、下载这一整条链路讲透顺带把新手最容易卡住的几个坑提前标出来。需要说明的是Quartus II 13.1 有两个大的分支Web Edition免费版和Subscription Edition订阅版。免费版支持的器件有限但对教学常用的 Cyclone IV E、MAX II、MAX V 这些基本够用订阅版支持全部器件但需要授权文件。绝大多数学生场景用 Web Edition 就够了本文也以它为主线展开订阅版的差异我会单独点出来。另外提前说一句安装包体积不小完整安装含器件库动辄 5GB 以上下载和安装都要留足时间和磁盘空间。这一点很多人第一次装的时候没概念装到一半发现 C 盘爆了非常尴尬。2. 安装前的准备工作别急着双击安装程序2.1 硬件与系统环境的硬性门槛Quartus II 13.1 是原生 32/64 位 Windows 时代的产物官方支持到 Windows 8但在 Windows 10、Windows 11 上实测也能跑只是需要额外注意几点。我整理了一张环境对照表装之前先对一遍项目最低要求推荐配置说明操作系统Windows 7 SP1 64位Windows 10 64位Win11 可用但驱动签名更严内存4GB8GB 及以上综合大工程时内存吃得很凶磁盘空间15GB 空闲30GB 以上含器件库和工程缓存显示器分辨率1024x7681920x1080界面元素多低分辨率很挤其他管理员权限关闭杀毒实时防护安装过程会被误拦截这里重点说磁盘。很多人只留了 10GB 就开装结果器件库还没装完就提示空间不足。完整安装 Quartus II 13.1 Cyclone 系列器件库实际占用在 12~18GB 之间再加上你后面建的工程、编译产生的中间文件一个中等工程编译缓存能到几百 MB30GB 是比较稳妥的预留。2.2 安装包从哪来怎么判断完整性安装包一般是一个 ISO 镜像文件或者解压后的安装目录。ISO 的好处是可以校验完整性——下载完之后对一下 MD5 或 SHA1跟官方公布的哈希值比对能避免装到一半报文件损坏这种糟心事。如果你拿到的是别人拷来的压缩包解压后目录里应该能看到setup.exe、quartus文件夹、nios2eds文件夹等缺任何一个都可能是残缺包。提示安装路径强烈建议不要放在中文目录或带空格的路径下。Quartus 内部有些脚本对路径字符处理不严谨路径里出现中文、空格、特殊符号可能在编译或调用命令行工具时莫名报错。用D:\altera\13.1\quartus这种纯英文短路径最省心。2.3 授权方式的两种路线这是新手最容易懵的地方。Quartus II 13.1 的授权分两种Web Edition 免费授权安装时选择 Web Edition软件自带一个免费的授权机制不需要额外申请 license 文件直接就能用但器件支持受限。Subscription Edition 授权需要向官方申请或使用机构提供的license.dat文件安装后在 License Setup 里指向该文件。对于教学和竞赛Web Edition 覆盖的器件Cyclone IV E、Cyclone IV GX 部分型号、MAX II、MAX V、MAX 10 早期型号等基本够用。如果你发现自己的器件在 Web Edition 里找不到那才需要考虑订阅版授权。不要轻信网上那些来路不明的破解授权一来合规性存疑二来很多捆绑了恶意程序得不偿失。3. 安装过程逐步拆解每一步在干什么3.1 启动安装程序与组件选择双击setup.exe后安装向导会先解压临时文件这一步比较慢耐心等。进入正式界面后第一个关键选择是安装类型Complete完整安装装所有组件包括 Quartus 主程序、ModelSim-Altera 仿真器、Nios II EDS 嵌入式开发套件、器件库。体积最大但最省事。Custom自定义安装可以只勾选需要的部分。我的建议是如果你是第一次装直接选 Complete。因为后面你很可能需要用到 ModelSim 做仿真、需要 Nios II 做软核开发缺了再补装很麻烦。如果你磁盘实在紧张可以只装 Quartus 主程序 你实际用到的器件库ModelSim 和 Nios II 先不装。器件库的选择很关键。安装向导会让你勾选要安装的器件系列只勾你实际会用到的比如课程用 Cyclone IV E那就只勾 Cyclone IV E能省下好几个 GB。全勾的话光器件库就能占 10GB 以上。3.2 安装路径与关联设置路径设置界面把安装目录指到你准备好的纯英文路径。下面还有一个选项是是否将 Quartus 关联为 .qpf/.qsf 等工程文件的默认打开程序一般勾上方便双击工程文件直接打开。安装过程本身没什么可操作的就是等。这个等待时间可能长达 30~60 分钟取决于你的磁盘速度机械硬盘会更慢。期间不要运行大型程序避免安装程序卡死。3.3 安装 USB-Blaster 驱动安装完成后还有一步经常被忽略但极其重要USB-Blaster 下载器驱动。这个驱动不在主安装流程里需要单独装。路径通常在安装目录\quartus\drivers\usb-blaster下。安装方法是把 USB-Blaster 插上电脑打开设备管理器找到带黄色感叹号的未知设备右键更新驱动程序手动指向上面那个目录。注意Windows 10/11 对未签名驱动有拦截。如果提示驱动签名无法验证需要临时禁用驱动强制签名开机时按 F8 或通过高级启动选项进入装完驱动再恢复。这一步是新手卡得最多的地方很多人以为下载器坏了其实是驱动没装上。装好之后设备管理器里应该能看到 Altera USB-Blaster 字样没有感叹号这才算成功。4. 第一次跑通工程从建项目到点亮一个 LED4.1 新建工程的正确姿势打开 Quartus II 13.1File - New Project Wizard。向导会依次问你工程目录和工程名目录同样用纯英文路径工程名也建议英文。工程名会作为顶层实体名的默认值。顶层实体名可以跟工程名一致也可以不同但必须和你的顶层模块名对应。添加已有文件新工程跳过。选择器件这一步最关键。先选器件家族Family再选具体型号比如 Cyclone IV E 下的 EP4CE6E22C8。型号一定要和你板子上的芯片丝印完全一致选错了后面引脚分配和下载都会出问题。EDA 工具设置仿真工具选 ModelSim-Altera综合和实现工具保持默认Quartus 自带。向导走完工程框架就建好了。4.2 写一个最小可用的 Verilog 模块新建一个 Verilog HDL File写一个最简单的分频闪灯或者直接输出module led_test( input wire clk, // 50MHz 时钟 input wire rst_n, // 低电平复位 output reg led // LED 输出 ); reg [24:0] cnt; always (posedge clk or negedge rst_n) begin if (!rst_n) cnt 25d0; else if (cnt 25d24_999_999) cnt 25d0; else cnt cnt 1b1; end always (posedge clk or negedge rst_n) begin if (!rst_n) led 1b0; else if (cnt 25d24_999_999) led ~led; end endmodule这段代码做的是用 50MHz 时钟计数到 2500 万约 0.5 秒每半秒翻转一次 LED实现 1Hz 闪烁。计数器的位宽 25 位是算出来的——2^25 33,554,432大于 25,000,000够用如果只给 24 位最大值 16,777,215不够会永远等不到相等条件LED 不闪。这个位宽计算是新手常犯的错误一定要按ceil(log2(计数值))来定。4.3 引脚分配把信号接到真实管脚代码写完了但软件不知道clk、rst_n、led对应芯片的哪个物理引脚。这就要做引脚分配。打开Assignments - Pin Planner在下面的表格里把每个信号名对应的 Location 填上板子原理图上的引脚号。比如信号名方向引脚号示例clkInputPIN_23rst_nInputPIN_25ledOutputPIN_21引脚号必须查你板子的原理图或用户手册不能随便填。填错轻则不工作重则把引脚接到电源或地上导致短路风险。4.4 编译与下载引脚分配完点工具栏的Start Compilation或者Processing - Start Compilation软件会依次跑 Analysis Synthesis、Fitter、Assembler、TimeQuest 时序分析。全绿通过后就可以下载了。打开Tools - Programmer确认硬件是 USB-Blaster模式选JTAG添加生成的.sof文件勾选 Program/Configure点 Start。下载成功后板子上的 LED 应该开始闪烁。提示如果你用的是 AS 模式下载到配置芯片掉电不丢需要生成.pof文件而不是.sof并且模式选 Active Serial。JTAG 下载到 FPGA 是掉电即失的适合调试AS 模式才是量产/脱机运行的方式。这两个模式的区别是新手经常搞混的点。5. 常见问题与排查技巧实录5.1 安装与授权类问题现象可能原因解决思路安装到一半报文件损坏安装包不完整重新下载并校验哈希值打开提示找不到 license授权未配置License Setup 里指向 license.dat或改用 Web Edition提示你的组织使用适用于企业的应用控制阻止此应用系统应用控制策略拦截联系管理员放行或换一台无策略限制的机器安装后器件列表为空器件库没装重新运行安装程序补装对应器件库那个应用控制阻止此应用的提示在企业或学校统一管理的电脑上很常见本质是系统的应用控制策略如 WDAC 或 AppLocker把未在白名单里的可执行文件拦了。这种情况自己折腾没用得找 IT 管理员把 Quartus 的安装目录加进白名单。5.2 编译与下载类问题问题一编译报Cant find top-level entity。顶层实体名和工程设置里的名字对不上。检查Assignments - Settings - General里的 Top-level entity 是否和你模块名一致。问题二下载时 Programmer 里看不到 USB-Blaster。九成是驱动问题。回设备管理器确认驱动装好没有再检查 USB 线是不是只供电不传数据的那种劣质线。问题三下载成功但板子没反应。先确认引脚分配对不对再确认时钟有没有进来。可以用 SignalTap 内嵌逻辑分析仪抓一下内部信号看计数器到底有没有在跑。SignalTap 是排查下载成功但不工作的利器比盲猜高效得多。问题四时序不满足报 setup/hold violation。说明你的逻辑在目标频率下跑不动。要么降频要么优化逻辑打拍、减少组合逻辑级数。教学工程一般频率低很少遇到但一旦上到几十上百 MHz 就要认真对待。5.3 几个我踩过的坑第一个坑工程路径里有中文。当年我把工程放在桌面\数字电路实验下面综合一直报奇怪的错换成纯英文路径立刻好了。这个坑至今还有人在踩。第二个坑ModelSim 和 Quartus 版本不匹配。仿真时提示库文件版本不对是因为 ModelSim-Altera 的版本要跟 Quartus 对应。装 Complete 版本自带的那个 ModelSim 最稳别自己单独装一个别的版本。第三个坑误删了 db 和 incremental_db 文件夹。这两个是编译缓存删了会导致下次编译全量重来很慢。但它们不是工程必需文件拷贝工程给别人时可以删掉减小体积对方重新编译即可。6. 装完之后这个工具还能怎么用把 Quartus II 13.1 装起来只是第一步。真正用起来你还会接触到几个方向时序约束用 TimeQuest 写 SDC 约束文件告诉工具你的时钟频率、输入输出延迟这是从能跑到跑得稳的关键。SignalTap 调试把内部信号引到片上 RAM 里抓波形不用外接示波器就能看内部时序。Nios II 软核在 FPGA 里搭一个软处理器跑 C 程序适合需要硬件软件协同的项目。ModelSim 仿真写 testbench在下载到板子之前先把逻辑验证一遍省得反复烧录。这些内容每一个都能单独展开讲很久。我的建议是先把建工程—写代码—分配引脚—编译—下载这条最小闭环走顺再逐步往上加东西。很多新手一上来就想搞软核、搞高速接口结果基础流程都没跑通挫败感很强。最后分享一个实用习惯每建一个新工程先把引脚分配和时钟约束做成模板存下来。同一块板子做多个实验时直接复制模板改逻辑能省掉大量重复劳动。我当年做课程设计连着做了五六个实验全靠这个习惯把时间省下来去调逻辑而不是反复填引脚表。