STM32信号发生器实战：DAC+DMA+DDS波形输出与调优指南

简介这是一份基于STM32的信号发生器工程源码包面向电子、嵌入式方向的学生或入门开发者适合作为课程设计、毕设或工程实训的参考项目。项目覆盖正弦波、方波、三角波生成支持键盘编辑线性组合波形、基波与5次以下谐波组合、波形存储并实现100Hz20kHz频率可调与05V峰峰值幅度按0.1V步进调节功能模块划分较清晰涉及GUI菜单、红外遥控、AD9851、DAC、FFT、参数管理等。压缩包共47个文件以22个C源文件和22个H头文件为主另含CubeMX配置.ioc、说明文档等整体仅101KB轻量易查阅。由于工程不含库文件和Keil工程配置需借助SignalGenerator_v0.1.ioc用STM32CubeMX生成Keil5工程后使用代码中DAC生成波形部分尚不完善主要波形输出依赖AD9851方案适合学习者在此基础上二次开发。已有601人学习下载可作为理解STM32波形产生与外设协作的入门素材。1. STM32信号发生器一块板子能输出什么波形先想清楚这三件事做信号发生器的需求通常很具体滤波器要扫频看频响传感器激励要正弦、三角波来回切电机驱动试验要可控脉宽。这些场景下一块带DAC的STM32板子确实够用但输出之前得把三件事想清楚波形从哪里来输出节奏由谁控制信号送出之前怎么调理。常见做法是片内DAC配合查表法由定时器精确控制每个样点的输出时刻再用相位累加器这种DDS思路去调频率。这套方案的现实边界也很明确单片机的DAC更新率决定了频率上限运放和重构滤波决定波形纯度剩下的都是参数配合问题。下面的选型、代码骨架、信号链调优和自检四个层次就是顺着这个思路把方案落地。2. 信号发生器方案选型DAC、定时器与DMA的配合逻辑同样是STM32产生波形有三条路线对应的信号发生器的玩法完全不同。先在方案层面把路走对后面代码才不改来改去。2.1 三种常见的波形产生方式怎么取舍方式输出范围频率上限参考谐波与毛刺情况资源占用适合场景定时器PWM调脉宽0~VCC较高受定时器时钟限制谐波多必须重滤波一个定时器通道数控脉宽脉冲信号发生器、电机脉宽信号R-2R电阻网络DAC0~VCC受GPIO翻转速率限制电阻精度决定线性度毛刺明显8~10个GPIO低成本临时波形不追求精度片内DAC0~VREF与DAC更新率相关约数百kHz以内台阶波需要重构滤波DAC 定时器 可选DMA正弦、三角波、任意波信号发生器不少人在仿真软件里把PWM滤波方案调得很顺三角波、正弦波看得过去实际落板一接负载纹波和毛刺立刻暴露。这不是仿真没用而是PWM滤波方案本身对元件参数敏感。做正经信号发生器优先考虑片内DAC这条路线。片内DAC的动态特性决定了输出方式它只有一个数据寄存器必须按固定节奏往里灌样点。灌点方式有两种一是DMA连续搬运二是定时器中断每次写一个点。前者适合固定波形固定频率一直跑后者适合频率实时可调。做信号发生器我一般选后者因为输出频率可以由频率控制字精确决定而不是靠改定时器分频逼近。2.2 DDS查表STM32信号发生器里的相位累加器怎么算不实时计算正弦值而是查表这是信号发生器工程实现的常规做法。核心是一个32位相位累加器每次DAC更新时累加一个频率控制字FTW累加器溢出就对应波形走完一个完整周期累加器的高位拿来做波形表索引。输出频率的公式是f_out FTW * f_update / 2^32 FTW f_out * 2^32 / f_update这里的f_update是DAC更新率由定时器触发频率决定。FTW是频率控制字主循环改一个变量就能改输出频率这是DDS查表法相对固定数组输出的核心优势。算FTW时要先转64位再乘除否则f_out乘以2^32会直接溢出static inline uint32_t freq_to_ftw(uint32_t f_hz) { return (uint32_t)(((uint64_t)f_hz 32) / DAC_UPDATE_HZ); }同一个波形表FTW越大每周期采样的点数越少。每周期点数等于f_update除以f_out点数低于32时台阶感已经能看出来低于16则谐波非常明显。这个约束后面设滤波参数还会用到。2.3 F407还是F103HAL还是标准库主控选型上F103只有一路DAC做单路信号发生器够用F407有两路DAC做双通道输出或者Lissajous图形都方便定时器资源也更充裕。从项目角度看只做固定频率方波和脉宽输出F103性价比更高但要搭一个可调频的正弦信号发生器F407更顺手。工程建立上老项目里STM32标准库新建工程的例子很多代码风格直白适合读着学原理。新起项目我更建议用CubeMX加HAL库原因是TIM、DAC、DMA的初始化由工具生成触发关系和DMA通道映射不容易配错。F407上DAC1的DMA请求挂在DMA2的Stream3 Channel7这种映射细节不需要背CubeMX会算好HAL库的使用也不会强制你关心每个寄存器。但标准库代码也该能读懂网上大量参考工程是标准库写的读不懂会错过很多现成方案。3. STM32信号发生器最小实现DACDMA定时器的代码骨架方案选定后直接落代码。这一章给出能跑通的最小子集波形表生成、固定频率输出和可调频DDS输出两种路径以及各自的适用边界。3.1 用Python生成256点正弦波表顺手转成C数组正弦表不需要手算一个短脚本生成后直接粘贴进工程import math N 256 vals [max(0, min(4095, int(2048 2047 * math.sin(2 * math.pi * i / N)))) for i in range(N)] print(const uint16_t sine_table[%d] { % N) for i in range(0, N, 8): print( , .join(0x%04X % v for v in vals[i:i8]) ,) print(};)逻辑说明12位DAC的量化范围是0到4095正弦波以2048为中心、半幅值2047这样输出占满整个DAC量程。8个值一行方便粘贴。数组声明为const放在Flash里不占RAM以后要支持多种波形就预生成三角波、方波表运行时切换表指针即可。方波其实不建议走DAC查表直接用一个定时器PWM引脚输出更干净占空比可调频率上限也比DAC高。将同一条DDS思路用到脉宽控制上就是数控脉宽脉冲信号发生器的基础做法。3.2 DMA循环模式固定频率波形怎么搬如果只需要固定频率的连续波形DMA循环模式是最省CPU的做法。CubeMX里配置DAC1触发源为TIM6DMA设置成循环模式、半字宽度存储器地址指向sine_table外设地址是DAC1的DHR12R1寄存器。定时器触发频率按这个公式算f_trig 定时器时钟 / ((PSC1) * (ARR1))F407上APB1定时器时钟是84MHz设PSC41、ARR9得到200kHz也就是DAC每5微秒更新一个样点。启动顺序有讲究HAL_TIM_Base_Init(htim6); // CubeMX已生成初始化 HAL_DAC_Start_DMA(hdac, DAC_CHANNEL_1, (uint32_t *)sine_table, 256, DAC_ALIGN_12B_R); // 先让DMA就位 HAL_TIM_Base_Start(htim6); // 再启动定时器触发逻辑说明定时器一旦启动第一个更新事件就会触发DMA搬运如果DMA没先进入就绪状态第一个样点会丢波形开头出现一个台阶。反过来DMA先就位只是一直在等触发没有副作用。DMA循环模式的限制是显而易见的DMA只会按固定顺序循环搬一整张表频率只能通过改PSC和ARR来调整改频时波形相位会重新从表头开始。这个模式适合做固定频率的波形输出不适合做需要连续扫频的信号发生器。3.3 DDS查表版TIM6中断里累加相位实现可调频可调频的信号发生器核心是让每个DAC样点的索引由相位累加器实时算出来。用TIM6更新中断完成这件事比较项DMA循环模式定时器中断 DDS频率控制方式改PSC/ARR改FTW改频时相位回到表头不连续连续变化CPU负载几乎为零约10%到20%适用场景固定频率波形播放可调频信号发生器、扫频中断里做的事情非常直接volatile uint32_t phase 0; volatile uint32_t ftw 0x01000000; /* 默认每周期256点781Hz 200kHz更新率 */ void HAL_TIM_PeriodElapsedCallback(TIM_HandleTypeDef *htim) { if (htim-Instance TIM6) { phase ftw; uint16_t idx (phase 24) 0xFF; /* 取累加器高8位做256点表索引 */ hdac.Instance-DHR12R1 sine_table[idx]; } }逻辑说明每次TIM6更新中断相位累加器加一次FTW累加器溢出对应正弦一个完整周期。取高8位做索引等于把2的32次方相位空间均匀切到256个波形表点上。FTW越大累加器走得越快输出频率越高。中断里只做一次加法、一次移位、一次查表、一次寄存器写F407在168MHz下跑200kHz中断完全不紧张。频率设置函数对应前面的公式void set_frequency(uint32_t f_hz) { ftw (uint32_t)(((uint64_t)f_hz 32) / DAC_UPDATE_HZ); }这个函数的参数说明DAC_UPDATE_HZ定义成200000对应定时器配置f_hz是目标频率。FTW是volatile变量主循环改、中断里读单个32位写操作本身是原子的不需要额外临界区保护。频率分辨率由32位累加器决定最小频率增量约等于f_update除以2的32次方对于200kHz的更新率这个分辨率远低于实际需求。要注意频率特别低时的表现当FTW小于2的24次方也就是输出频率低于约1kHz时相位累加器要累加多次才会跨过一个表索引波形会明显台阶化。低频要做得平滑一个做法是把表扩充到512点或1024点另一个是改用(phase 16)配合更大的表。高频方向的边界则是每周期点数点数少于16以后靠后级滤波也救不回来。4. 信号发生器信号链调优运放、偏置与滤波参数设定代码能吐波形只完成了信号发生器的一半。DAC输出直接接示波器看波形“还行”一旦接真实负载幅度跌落、毛刺、谐波都会冒出来。信号链这部分决定波形能不能用。4.1 DAC输出毛刺与运放缓冲DAC输出引脚不能直接挂长线或容性负载。单片机DAC内部是开关电容结构每次更新采样点时会有切换毛刺负载阻抗一旦偏低建立时间会明显变长。常见做法是在DAC输出端加一级运放跟随做缓冲隔离。运放选轨到轨、低偏置电压的CMOS运放带宽至少是最高输出频率的10倍。例如输出最高10kHz选1MHz以上增益带宽积的型号就够用。VREF引脚放100nF和10uF两个去耦电容参考电压不稳波形幅度会跟着抖这是最容易忽略的一处。输出级再串一个50Ω电阻配合同轴线缆的50Ω特性阻抗能减少长线传输的反射。如果被测电路输入阻抗很低这个电阻会分压幅度不够时需要在运放级补增益。4.2 低通滤波器截止频率与每周期采样点数怎么定DAC输出本质是保持一个更新周期的台阶波频谱里除了基波还有f_update及其整数倍的镜像频率。低通滤波器的作用是保留基波、压掉镜像和谐波。二阶Sallen-Key是常用的滤波器结构截止频率按两个硬约束来取必须低于f_update的一半否则会把镜像放进来至少要高于最高信号频率否则基波先被衰减。在200kHz更新率下输出10kHz信号时截止频率取20kHz到30kHz之间比较合理。每周期采样点数和波形质量的关系在200kHz更新率下大致是这样输出频率每周期点数实际波形表现781Hz256干净后级滤波很轻松2kHz100台阶不明显5kHz40能看出轻微台阶10kHz20谐波明显必须加重滤波如果要把输出频率推到几十kHz只有两个方向一是把DAC更新率提到接近1Msps代价是每个样点只有1微秒中断服务程序的负担成倍增加主循环几乎被吃掉二是换方案用FPGA加高速DAC做信号发生器那套系统的输出频率能到几十兆甚至更高STM32在其中只适合做控制面。STM32片内DAC做信号发生器实用上限就在几十kHz这个量级认清楚这个边界比调参更重要。4.3 双极性输出与增益档位怎么搭DAC单端输出范围是0到VREF很多负载需要双极性信号。常见做法是在运放级做一个电平移位以VREF的一半作为参考点将0到VREF映射到负半幅到正半幅。思路是让第二级运放实现Vout等于2倍Vin减去VREF这样原本2.5V的中点变成0V输出范围变成正负1.25V。增益档位可以用运放电阻比例切换或者干脆用两个输出端子加拨码电阻分压。要对准零点和增益精度别靠示波器肉眼看用STM32的ADC加DMA去回读自己的输出算偏置和增益误差。这块正好用HAL库的ADC多通道扫描加DMA搬运去做校准值存到Flash里上电后自动补偿比每次手动调电位器稳定得多。5. STM32信号发生器自检定时器捕获测频率回读输出波形做出来后最直接的验证方式是拿定时器输入捕获去测自己的输出频率。把输出信号引回板子的一个定时器捕获引脚系统就具备了自检能力。5.1 输入捕获测频的接线与配置将信号发生器输出端串一个1kΩ电阻接到TIM2的CH1引脚也就是PA0。串电阻是为了避免输出级和捕获引脚之间互相影响。共地必须保证否则捕获的边沿时间戳会乱跳。CubeMX里把TIM2_CH1配成输入捕获模式计数器时钟设为84MHz也就是PSC设为0。TIM2是32位定时器84MHz下计数溢出周期约51秒测1Hz以上的信号都不需要操心溢出。捕获中断回调里做一次差值运算volatile uint32_t last_edge; volatile uint32_t measured_freq; /* 单位Hz */ void HAL_TIM_IC_CaptureCallback(TIM_HandleTypeDef *htim) { if (htim-Instance TIM2) { uint32_t now HAL_TIM_ReadCapturedValue(htim, TIM_CHANNEL_1); uint32_t diff now - last_edge; if (diff 0) { measured_freq 84000000UL / diff; } last_edge now; } }逻辑说明每捕获到一个上升沿取当前计数器值与上一次边沿值做差得到两个上升沿之间的计数个数。84MHz除以计数个数就是信号频率。相邻两次捕获之间的时间差如果有偶尔的跳变快速连测几次取中位数比取平均值更抗干扰。5.2 自检逻辑和扫频小技巧有了回读频率自检逻辑就可以闭环主循环里调用set_frequency设定一个频率延时50毫秒等输出稳定读取measured_freq把设定值和回读值打印在一行。如果偏差超过0.5%先检查计数时钟配置和信号电平转换电路而不是怀疑FTW计算。FTW公式本身是精确的误差来源基本在测量端。扫频是信号发生器很实用的扩展功能做法是把频率按步进逐档写入FTW每档稳定后记录回读频率设定频率回读频率偏差1000Hz1000Hz0.00%5000Hz4999Hz0.02%10000Hz9992Hz0.08%扫频步长缩小到1Hz时滤波器、谐振回路的频率响应拐点会清晰落在记录的数据里。如果还要看幅度变化把输出同时接到ADC采样通道用DMA方式采集与频率值合并成一组频响数据。扫频条件允许时记得每档多等几个周期稳定后再读数FTW跳变之后立即读频率会拿到前后两个频率的混合值。本文还有配套的精品资源点击获取