拓冰建站拓冰建站
首页 / 资讯中心 / 正文

台积电先进封装技术全解析:CoWoS、SoIC与玻璃基板

很少有一个封装技术能像CoWoS这样从硬件工程师的BOM表一路火到财经新闻的头条。过去一年我明显感受到身边做AI芯片的、做服务器整机的、甚至做投资的都在聊同一个问题先进封装产能到底够不够台积电的先进封装技术路线到底走到了哪一步。这篇文章我想把它完整梳理一遍。不是为了追热点而是因为先进封装已经从过去那个芯片做好之后装个壳保护一下的边缘角色变成了决定AI芯片算力上限的关键一环。文章会围绕台积电的CoWoS、InFO、SoIC三大技术平台展开也会聊聊眼下最热门的玻璃基板先进封装到底是怎么回事。如果你做芯片设计、做硬件系统集成或者只是对半导体产业链感兴趣这篇文章都能帮你把整个技术路线彻底看懂。1. 先进封装为什么突然成了半导体行业的风暴眼1.1 摩尔定律撞墙算力需求却还在狂奔先进封装今天这么火根源在于一个朴素的矛盾芯片制程的微缩速度越来越慢成本却越来越高但同时AI大模型对算力的需求还在指数级增长。以前芯片厂商的做法很简单把晶体管做得更小把制程从7nm做到5nm、3nm性能自然就上去了。但现在这个逻辑正在失效。3nm之后每往前走一步研发费用都是以十亿美元为单位的量级良率挑战也越来越大。就算你把晶体管做得足够小还有另一个更棘手的问题——数据搬运的效率跟不上计算的速度。这个问题的专业说法叫存储墙。一个GPU或AI加速芯片的计算单元再快如果内存数据喂不进去算力就只能空转。传统的做法是把逻辑芯片和DRAM/HBM放在同一个PCB板上用电路板上的走线通信。PCB上的走线又长又粗信号传输的距离长、寄生电容大带宽上不去功耗还高得离谱。先进封装解决的就是这个问题把不同功能的芯片在封装阶段就紧紧贴在一起用硅片内部级别的互连密度去通信而不是靠PCB上几百微米宽的走线。这就好比以前两个城市之间只能走国道现在直接在两个城市中心之间修了一条高铁专线运输效率完全不在一个数量级上。1.2 从芯片的壳到系统的芯封装角色的彻底转变封装在传统半导体产业链里一直是附加值偏低的一环。一个普通芯片的封装成本可能不到总成本的百分之几而先进封装在高端AI芯片里的成本占比可以超过三分之一甚至接近一半。这不是量变是质变。台积电之所以把先进封装当作战略重点还有一个很实际的原因制程领先的窗口期越来越短竞争对手追赶的时间在缩短。而先进封装是台积电继先进制程之后构建的又一道护城河。它把芯片设计公司、系统公司和晶圆制造厂牢牢绑在一起——如果你要生产最顶尖的AI芯片既需要台积电的5nm/3nm制程也需要它的CoWoS封装这已经是不可拆分的整体方案。对从业者来说理解先进封装已经不再是封装厂工程师的专属任务。做芯片架构的要考虑Die-to-Die接口的带宽做系统集成的要考虑封装基板的翘曲与散热做采购的要追问CoWoS产能的分配权重。先进封装成了整个半导体产业链都无法回避的核心变量。2. 台积电先进封装的技术全景图2.1 三大平台CoWoS、InFO、SoIC到底各管什么台积电的先进封装技术体系可以浓缩成三个词CoWoS、InFO、SoIC。很多刚接触这个领域的人会把它们搞混其实它们的定位非常清晰分别解决三个不同的系统集成问题。CoWoS是Chip on Wafer on Substrate的缩写属于2.5D封装。它的核心思路是把多颗芯片并排放在一块硅中介层Si Interposer上通过硅中介层实现高密度互连再把整个结构封装到基板上。因为芯片和芯片之间不是上下堆叠而是平铺在中介层上所以叫2.5D。CoWoS主要面向高性能计算特别是需要大容量HBM内存的AI加速芯片。InFO是Integrated Fan-Out的缩写属于扇出型封装。它的核心思路是不用硅中介层直接把芯片埋在有机材料中用RDLRe-Distribution Layer再布线层实现芯片间互连。这样做的好处是成本更低、封装厚度更薄主要面向移动终端芯片和一部分中高性能场景。SoIC是System on Integrated Chips的缩写是真正的3D封装。它把多颗芯片垂直叠在一起通过硅通孔TSV和混合键合Hybrid Bonding实现芯片正面的直接互连。这是目前互连密度最高、技术难度最大、也被视为未来终极方向的封装形式。2.2 台积电技术路线的演进逻辑从并行到堆叠看台积电的封装路线图能发现一个清晰的演进方向先解决芯片怎么放在一起再解决怎么连得更密最后解决怎么叠起来。CoWoS解决的是放在一起的问题。过去一个大芯片什么都得集成进去现在可以把逻辑、I/O、内存等拆成单独的Die再用中介层拼起来。2012年CoWoS刚量产时硅中介层的面积只能支持2颗Die加少量内存。到2024年量产的CoWoS_L方案中介层上可以并排放置多个计算Die和多颗HBM封装总面积比第一代大了好几倍。SoIC解决的是叠起来的问题。CoWoS再怎么扩展也是平面上的面积扩张而SoIC可以在垂直方向把芯片堆叠起来。这有点像城市发展地不够用时要么往四周摊大饼要么往上盖高楼。CoWoS是摊大饼SoIC是盖高楼两者并不冲突甚至在最新的方案里是同时使用的主从关系。2.3 后摩尔时代的封装角色升级整个行业都在重新定义先进封装对半导体行业的改变不只是技术层面的更是思维层面的。过去芯片设计的起点是Do I需要多少晶体管然后按着这个目标去做SoC片上系统。现在芯片设计的起点变成了我有哪些功能模块用什么样的封装方式把它们组合起来最划算。这种思路的转变催生了Chiplet芯粒设计模式的流行。CPU、GPU、内存控制器、I/O模块各自做成独立Die再用先进封装集成。做CPU的公司不需要每一代都把CPU和GPU绑在同一块硅片上而是可以分开优化工艺CPU用5nmI/O模块用稍微成熟一点的制程成本和性能都能兼顾。台积电在整个生态里的位置也变了。它不再是单纯代工的角色而是一个提供从制程、封装到测试全栈解决方案的平台。英伟达、AMD、苹果、包括很多做定制AI芯片的公司做的芯片设计都深度依赖台积电的封装路线。谁掌握了最先进的封装技术谁就在整个AI硬件供应链里掌握了话语权。3. CoWoS系列拆解AI芯片产能的真正瓶颈3.1 CoWoS-S硅中介层的经典方案CoWoS-S是CoWoS家族里最有代表性的方案也是目前高端AI加速芯片最依赖的技术。它的核心构件是硅中介层一块内含TSV硅通孔的硅片。逻辑Die和HBM内存Die并排放在硅中介层上两者之间通过中介层顶部的微凸块Micro-bump和超细金属走线连接。信号从计算Die出来经过中介层里的横向布线到达HBM整个路径都在微米级别的硅片内部完成不再经过PCB上的长走线。这里有个关键参数叫互连密度。PCB板上的走线间距通常以毫米或百微米计而CoWoS-S硅中介层上的走线密度可以达到亚微米级别单位面积的I/O数量比PCB高出几个数量级。这正是带宽的来源——GPU和HBM之间动辄上TB/s级别的带宽只能靠硅中介层实现。CoWoS-S最大的问题是成本和面积限制。硅中介层本身是一块价格不低的硅片而且它的面积受到光刻机光罩尺寸的限制业内通常叫reticle limit。一个光罩能曝光的最大面积约是800多平方毫米想做个更大的中介层就得分块拼接复杂度会指数级上升。所以CoWoS-S适合面积需求可控的高端芯片不太适合做超大面积的集成。3.2 CoWoS-R与CoWoS-L成本和密度的组合拳针对CoWoS-S成本高、面积受限的问题台积电推出了两个变体CoWoS-R和CoWoS-L。CoWoS-R用的是有机中介层RDL Interposer而不是硅中介层。有机材料的成本远低于硅片而且面积几乎不受reticle limit限制。但RDL走线的线宽线距比硅中介层粗所以互连密度和带宽要打折比较适合对带宽没那么极致、但希望成本可控的场景。CoWoS-L是当前最受关注的技术方向也是英伟达Blackwell系列芯片使用的方案。它的思路非常巧妙不全部用硅中介层也不全部用有机中介层而是做一个混搭。在需要高密度通信的区域比如计算Die和HBM的接口处嵌入小块硅桥LSILocal Silicon Interconnect在不需要极高密度的区域用有机RDL布线连接。这样既保住了关键路径的带宽又控制了整体成本还绕开了硅中介层面积受限的问题。CoWoS-L有点像在城市里按需建设快速路而不是整个中心城区都做成高架桥。逻辑Die之间、逻辑Die与HBM之间用高速的硅桥直连其他次要信号走地面道路RDL综合效率和成本都更优。3.3 产能争夺战为什么全世界都在等CoWoS如果说先进制程是台积电的技术王牌那CoWoS产能就是它的商业王牌。过去两年CoWoS产能一直是全球AI芯片供应链里最紧俏的资源之一。英伟达的H100、H200、B200AMD的MI300系列都要争夺CoWoS封装产能。CoWoS产能为什么这么难扩核心原因是产业链太长了。CoWoS的加工流程涉及硅中介层制造、TSV刻蚀、微凸块制作、芯片键合、底部填充、基板测试等大量环节而且每一步良率都会影响最终产能。加上上游的ABF基板、玻璃基板供应也紧张整个链条任何一个环节卡住都会导致封装产能无法按期放大。台积电最近几年的策略也很明确大幅扩产先进封装并把先进封装定位为与制程并列的双引擎。2024年以来台积电持续增加CoWoS相关设备订单新建先进封装专用工厂目标就是为了把CoWoS月产能从几十万颗级别往更高目标推。但这背后涉及设备交期、材料供应、技术人员培养等多种约束不是砸钱就能立刻见效的事。4. InFO系列移动端市场的隐形成本控制大师4.1 InFO_PoP苹果A系列芯片背后的功臣很多人没注意到InFO在先进封装里的出货量可比CoWoS大得多只不过它主要服务手机市场不如AI芯片那么显眼。InFO_PoPPackage on Package是一种将逻辑芯片和内存芯片垂直堆叠的封装方案最著名的用户就是苹果的A系列和M系列芯片。InFO_PoP的优势在于薄和便宜。智能手机对厚度极其敏感少0.1毫米都可能影响整机设计和电池容量。InFO方案不需要硅中介层直接利用RDL走线把芯片的I/O扇出到封装边缘比传统方案少了一层基板厚度明显更薄。同时有机RDL的成本远低于硅中介层所以在手机这种成本敏感、但又要追求高性能的场景里InFO几乎是完美的选择。移动端对带宽的要求没有AI芯片那么极端但同样需要高密度互连。InFO_PoP通过TSV在垂直方向打通信号路径让逻辑芯片和上面的内存颗粒直接通信既缩短了信号路径又降低了功耗。这套方案能在手机这种空间极其受限的场景里实现接近桌面级的性能是移动SoC设计和封装技术结合的典范。4.2 InFO_oS从手机走向服务器InFO技术并没有停留在移动市场。InFO_oSon Substrate是台积电针对服务器和边缘计算场景推出的方案核心思路是把多颗InFO芯片放在有机基板上再集成更复杂的功能。InFO_oS的意义在于提供了一个介于CoWoS和传统封装之间的中间选择。CoWoS性能最高但成本也高InFO_oS成本可控、密度适中适合那些需要用多颗芯片协同计算、但不需要超大带宽内存的场景。比如数据中心里的网络芯片、边缘推理芯片都可以用InFO_oS来实现多Die集成。对台积电来说InFO_oS还有一层战略意义把InFO技术从手机芯片专用升级为多场景通用。这不仅扩大了技术平台的覆盖范围也让客户在选型时有更多梯度的选择。如果你预算充足、性能优先选CoWoS如果你在成本和性能之间寻找平衡点InFO_oS是个不错的选项。5. SoIC向真正的3D堆叠时代进发5.1 混合键合技术把芯片之间的缝隙彻底焊死如果说CoWoS是2.5D时代的技术天花板那SoIC就代表着3D封装的未来方向。CoWoS把芯片并排摆在中介层上而SoIC可以把芯片垂直叠起来而且叠的密度远超传统3D封装。SoIC最核心的技术是混合键合Hybrid Bonding。传统3D封装通常靠微凸块micro-bump把上下两颗芯片连接起来焊点之间有一定间距通常几十微米。SoIC用铜-铜直接键合Cu-Cu bonding替代焊球连接两片芯片表面的铜焊盘经过抛光、清洁、对准之后直接原子级接触在退火过程中铜原子互相扩散形成冶金结合。没有焊球、没有凸块互连密度可以做到微米级别甚至亚微米级别。打个比方传统3D封装是用柱子支撑连接两栋楼柱子之间有间距密度上不去SoIC是让两栋楼的混凝土结构直接焊接在一起整体性和密度都完全不同。这种极高的互连密度为芯片之间的数据传输提供了极大的带宽潜力同时寄生电容和功耗也更低。5.2 SoIC与CoWoS的组合拳SoIC并不是要取代CoWoS而是和CoWoS配合使用形成一个3D2.5D的混合方案。具体来说先把核心计算芯片通过SoIC技术垂直堆叠比如SRAM和逻辑芯片叠在一起再把这个堆叠体放到CoWoS的硅中介层上旁边再放HBM内存。这种组合方案最大限度地发挥了两种技术的优势。SoIC解决了逻辑Die和存储Die之间带宽的瓶颈CoWoS解决了大容量HBM的系统级集成问题。英伟达和AMD的最新AI芯片实际上都在朝这个方向演进而台积电在这两方面的技术积累都很深算是构筑了一道双保险。SoIC目前面临的挑战在于良率和散热。垂直堆叠之后下层的芯片产生的热量必须经过上层芯片才能散出去散热路径变得更长。同时两片晶圆直接键合对表面的平整度、洁净度要求极高任何微小颗粒都会导致键合失败。这些工程难题使得SoIC的量产速度要比CoWoS更慢但它作为未来3D IC的核心技术方向几乎所有头部玩家都在押注。6. 玻璃基板下一代先进封装基板的变局6.1 有机基板的路是不是走到头了看台积电先进封装技术路线玻璃基板是绕不开的新变量。要理解玻璃基板为什么重要先得理解现有有机基板ABF基板的痛点。现行高端封装用的ABF基板Ajinomoto Build-up Film味之素堆积膜基板本质上是多层有机高分子材料构成的。随着芯片封装面积越来越大、布线密度越来越高有机材料暴露出两个致命问题一是热膨胀系数和硅芯片不匹配温度变化时基板和芯片的形变量不一样容易导致翘曲和焊点失效二是面积做得越大翘曲越难控制严重限制了封装面积继续扩大。AI芯片的发展趋势恰恰是更大地封装面积、更高的I/O密度。一块有机基板上要集成多颗计算Die和几十颗HBM面积需求远超当前ABF基板的工艺能力。整个行业都在寻找替代方案玻璃基板就是最被看好的候选之一。6.2 玻璃基板的优势与难关玻璃基板为什么被看好因为玻璃在多个维度的性能都比有机材料更优。玻璃的热膨胀系数可以调节到接近硅片的水平热机械稳定性好不容易翘曲玻璃表面平整度极高平坦度可以达到纳米级这为高密度布线提供了可能玻璃还支持更小的过孔TGVThrough-Glass Via布线密度可以做得更高。但是玻璃基板的量产难度也相当大。玻璃是脆性材料在搬运、切割、过孔加工过程中极易碎裂良率压力远大于有机基板。TGV通孔的激光钻孔、填铜工艺也还在持续优化中成本和产能都远未达到成熟水平。业界普遍预计玻璃基板真正实现大规模量产至少还要两三年以上甚至更久。台积电在玻璃基板上的布局被报道已久思路是把玻璃基板当作CoWoS等先进封装方案的下一代基板选项。一旦玻璃基板成熟现有最大的面积限制和翘曲问题就有望被大幅缓解AI芯片的封装面积可以做得更大、集成度更高。英特尔也在这个方向投入重注早前就展示了玻璃基板原型目标对标2027年前后的量产节点。6.3 玻璃基板对供应链的冲击玻璃基板不只是技术问题更是一个产业变量。ABF基板目前的主要供应商是日本和台湾地区的载板厂商而玻璃基板的制造工艺和供应链体系完全不同核心材料、激光设备、镀铜工艺都换了路数。这意味着当前载板市场的竞争格局可能会被重新洗牌新玩家比如玻璃领域的专业厂商有机会切入而传统载板厂商必须加速转型才能保住身位。对芯片设计公司来说玻璃基板意味着未来可以实现更高的系统集成度。也许再过几代一个封装里可以放几十颗Chiplet形成一个小型化、低功耗的片上服务器。7. 做半导体相关工作时我踩过的一些认知坑7.1 2.5D和3D是一回事吗很多刚接触先进封装的人会把2.5D和3D混为一谈我最早也犯过这个错。2.5D的关键特征是芯片之间平铺在中介层上信号经过中介层内部横向传输3D的关键特征是芯片之间垂直堆叠信号经过TSV和混合键合纵向传输。CoWoS是2.5D的典型代表SoIC是3D的典型代表。但实际产品经常是两者混用所以光看营销材料不足以判断一个产品到底用了什么技术更要看它的封装剖面图和横截面图确认芯片到底是并排还是堆叠。7.2 只盯着带宽峰值忽视功耗和成本先进封装的核心卖点是带宽但带宽不是唯一指标。高带宽通常伴随高功耗比如HBM本身的功耗就不低加上封装基板上的SerDes并串转换电路功耗整体功耗控制才是系统设计的关键。我在做系统级评估时会同时看三个指标每瓦带宽密度、单位面积成本、供应链可获得性。单纯的峰值带宽是纸面数字到了真实的数据中心里功耗、散热、成本和交付周期往往才是压死项目的最后一根稻草。7.3 供应链视角的先进封装博弈如果你参与过实际的芯片项目一定知道先进封装的产能有多稀缺。CoWoS的产能分配直接决定了一款AI芯片能卖多少颗这比芯片本身的性能参数更影响公司的收入。这几年很多做AI芯片的公司最关键的变数不是芯片设计完成没有而是台积电CoWoS产能批了多少。所以建议所有做硬件或投资相关工作的同行在关注制程数字以外一定要密切关注台积电先进封装的扩产计划。先进制程和先进封装是两个互相加持的引擎只看任何一个都容易产生误判。台积电未来的产能在很大程度上是一场先进封装产能决定胜负的竞争。7.4 关于技术路线的观察谁在跟谁学很多人问过我对先进封装竞争格局的看法。先说结论目前台积电在先进封装领域的技术布局和产能规模仍是最完整的但竞争者也不容小觑。英特尔在玻璃基板和3D封装上的布局很坚决三星也在大力推广自己的各类先进封装方案再加上国内封装厂在特定环节的追进整个赛道正变得越来越拥挤。但要说追上台积电残酷的现实是先进封装不是靠单一设备或单一工艺就能突破的它是一个完整的生态体系需要EDA工具、IP核、材料、设备、制造工艺、测试方案全面配合。台积电在先进制程和先进封装两个维度上同步积累了几代人的人才、专利和工程经验这种系统性优势很难在几年内被复制。我个人的看法是接下来的三到五年先进封装会是整个半导体行业竞争最激烈、也最有看点的领域玻璃基板是最大的变量之一下游AI芯片的需求则是推动整个技术路线持续前进的最强动力。
分享:

看完干货,该让你的企业上线了

免费需求沟通 · 48 小时内出具建站方案 · 河南本地可上门