Bridging-IDDQ-Path Delay故障模型深入剖析

Bridging/IDDQ/Path Delay故障模型深入剖析一、从Stuck-at到高级故障模型在集成电路测试领域，故障模型（Fault Model）是连接物理缺陷（Defect）与逻辑测试向量之间的抽象桥梁。传统的Stuck-at故障模型自20世纪70年代提出以来，一直是工业界ATPG（Automatic Test Pattern Generation）的主流基础。然而，随着摩尔定律持续推进，工艺节点从90nm、28nm一路演进至7nm、5nm乃至3nm，单纯依赖Stuck-at故障模型已无法有效覆盖先进工艺下涌现的新型物理缺陷。本章将深入剖析Stuck-at模型的局限性，并阐释高级故障模型（Bridging、IDDQ、Path Delay、Cell-Aware等）的技术必然性。1.1 Stuck-at故障模型的基本假设Stuck-at故障模型假设电路中的某一节点（线网、门输入/输出）永久性地固定为逻辑0（Stuck-at-0，SA0）或逻辑1（Stuck-at-1，SA1）。该模型具有以下核心假设：单故障假设：同一时刻电路中仅存在一个Stuck-at故障。虽然N-detect技术通过多次检测同一故障来间接提升多故障覆盖率，但Stuck-at模型本质上仍是单故障抽象。布尔级抽象：故障效应仅体现为逻辑值的改变，不考虑时序、电流或模拟层面的异常行为。节点级粒度