台积电联合阳明交大探索二维材料散射抑制,为1nm以下制程铺路
这次我们聊一个和芯片前沿工艺直接相关的话题当晶体管在 1nm 以下节点继续往前推进时硅材料本身已经快“顶不住”了行业把目光转向二维材料随之而来的是一堆新材料特有的物理问题其中最关键的两个字是“散射”。台积电联合阳明交通大学在这条线上做了新一轮探索目标是搞清楚二维材料里电子为什么会“跑不快”以及怎么通过材料和界面设计把迁移率提上去。这篇文章我会从半导体物理、器件结构、工艺验证、产业落地四个层面把这次进展放在一个完整的技术上下文里讲清楚。先看结论这不是一个能立刻变成量产机台的“工艺配方”而更像是在为 1nm 以下节点探索“用什么材料、怎么和介质层相处、怎么把电子速度救回来”的关键底层研究。对做芯片、做 EDA、做器件物理的同学来说理解这条线比追一个具体节点数字更有价值。1. 核心信息速览项目说明研究主题面向 1nm 以下制程的二维材料器件核心问题二维材料中的载流子散射导致电子迁移率下降参与方台积电与阳明交通大学研究团队材料方向单原子层二维材料如过渡金属硫族化合物技术重点界面工程、介质层设计、散射抑制当前阶段基础器件物理与工艺探索不代表量产关键收益为后续先进节点的材料和器件选型提供依据现实门槛缺陷控制、工艺重复性、成本、良率仍是难点适合读者半导体工艺工程师、器件物理学习者、芯片行业关注者从公开标题看这次合作的研究对象很明确二维材料当中电子的“散射”问题。这里要先做一个概念区分半导体物理里的散射和光学里的散射、大气科学里的散射、医学成像里的散射完全不是一回事。网络热词里那些“modtran 计算太阳大气散射”“mie 散射的云滴谱仪”“大气散射模型合成雾”讲的都是电磁波散射而这次要解决的问题是电子在晶体中输运时被晶格振动、杂质电荷、界面缺陷打断了运动这才是决定晶体管跑得快不快的关键。2. 别把“散射”想成光学里的散射很多读者第一次看到“二维材料散射”这个词第一反应是“散射不就是光打在物体上弹开吗”。确实搜索“散射”这个词会出现大量光学、大气、水声、医学影像相关的内容但那些和半导体器件里的载流子散射完全是两套物理。在半导体器件里电子是带着电荷、具有波粒二象性的粒子。它在晶体中运动时会受到各种“障碍物”的影响晶格原子在有限温度下不停振动电子撞上晶格振动波叫声子散射掺杂原子和界面电荷会形成库仑势场把电子方向带偏叫库仑散射薄膜表面或者栅介质界面的粗糙起伏会让电子在边界处被乱散射叫表面粗糙度散射二维材料和栅介质之间还存在远程表面光学声子散射这个对迁移率的影响尤其明显。这些散射机制的最终表现就是电子的迁移率下降等效电阻增大器件开关速度变慢。一句话解释就是电子每跑一段距离就会撞上一次“墙”撞得越多跑得越慢。传统的硅材料在沟道厚度比较大时这些散射问题还能通过器件结构去缓解但到了 1nm 以下硅沟道薄到接近几个原子层问题就藏不住了。所以台积电和阳明交大这次的看点不是“发现了一种散射”而是想办法从材料和界面层面把这些散射“压下去”。3. 为什么 1nm 以下必须换材料硅快到头了先搞清楚一个背景为什么 1nm 以下就必须考虑二维材料而不是继续把硅栅极长度做小硅晶体管在过去几十年靠“缩小尺寸”来提升性能但这套逻辑在先进节点上越来越别扭。原因有三个3.1 短沟道效应越来越难压栅极长度缩到 10nm 以下后源漏之间的电场会穿透沟道导致栅极“关不住”电子。业界靠 FinFET、GAA 纳米片结构来增强栅极控制能力本质上是在用三维结构弥补材料本身的静电控制不足。但当尺寸继续往下走硅量子限制造成的能带变化会让问题变得复杂。3.2 量子限制导致迁移率退化硅沟道厚度减到 3nm 以下时电子在垂直于沟道方向上的运动被强烈限制能带结构发生变化有效质量变大迁移率明显下降。说得直接点硅越薄电子就被“挤”得越难受跑起来越费劲。3.3 界面态和粗糙度的影响被放大沟道越薄表面原子的占比越高。硅表面存在悬挂键会和栅介质形成界面陷阱这些陷阱俘获载流子、引入额外散射。沟道只有几个纳米厚时表面粗糙度哪怕只有一个原子层的高低起伏对载流子的干扰都是致命的。正因为硅的这些物理瓶颈难以根治研究 1nm 以下制程的团队才会把目光转向二维材料。4. 二维材料为什么被看成“救星”二维材料尤其是过渡金属硫族化合物比如二硫化钼、二硫化钨被认为是 1nm 以下晶体管最值得关注的候选沟道材料。核心优势在于这类材料可以被剥离到单原子层厚度而且在只有一层原子时依然保持连续的能带结构。这意味着它天生就适合做超薄沟道不需要像硅那样为了“薄”而牺牲迁移率。再一个重要优势是表面没有悬挂键。硅表面悬挂键导致界面态而二维材料表面相对“干净”理论上和栅介质的界面质量更好控制。更强的静电控制也是一个关键点。单原子层通道让栅极和沟道的距离变得极小栅极能够更有效地控制通道电荷从而抑制泄漏电流这对 1nm 以下的器件来说非常重要。但二维材料有个“理想很丰满现实很骨感”的问题理论迁移率很高实际器件里却很难测到那么高的值。为什么答案就是散射尤其是和介质层相关的散射。5. 二维材料中的散射到底从哪里来二维材料器件通常需要在沟道上方和下方放置介质层常见的是二氧化硅、氧化铪等高介电常数材料。问题在于介质层不是一块“干净的绝缘体”它会通过多种方式干扰电子。5.1 远程库仑散射介质层中的固定电荷、可动离子、界面陷阱会在距离沟道几个纳米的位置产生库仑势场。这些电荷源会在二维材料中诱导出局域电势波动电子经过时就会被散射。这种散射就是远程库仑散射。5.2 远程表面光学声子散射高介电常数材料存在极性光学声子模式这种振动模式产生的电场会穿透到临近的沟道和二维材料里的载流子耦合。这种耦合会让电子“感觉到”介质层的振动从而损失动量迁移率随之下降。这个机制在氧化铪等材料中非常突出。5.3 缺陷和杂质散射二维材料本身在制备过程中会产生硫空位、杂质替位、晶界等缺陷。这些缺陷会成为额外的散射中心。即使材料名义上是“单层”实际制造中引入的缺陷密度会直接决定器件性能。5.4 表面粗糙度散射单原子层材料的厚度很均匀还好但介质层和电极表面如果粗糙就会通过介质层上的形貌变化影响电子造成额外的势场扰动。所以二维材料器件性能要想真正达到理论预期必须同时解决多个散射来源。这也是台积电和高校研究团队能够形成合作的原因既有基础物理层面的迁移率机制研究又有工艺层面的界面优化经验。6. 台积电与阳明交大研究关注点在哪里因为输入材料里没有给出具体的论文参数和实验数据我在这里不编造数字。但从项目标题和搜索上下文看这次研究最有可能围绕三个方面展开。6.1 二维材料和高介电常数介质层的界面散射抑制关注点很可能是“怎么在晶体管需要的介质层下把散射导致的迁移率退化降到最低”。这属于器件物理和工艺技术之间的交叉地带需要实验和模拟同时推进。研究团队可能对比不同介质层材料、不同厚度、不同退火条件观察迁移率变化然后反推出哪一种散射机制主导。6.2 迁移率的主导机制识别不同散射机制的贡献随温度、载流子浓度、介质层厚度的变化规律不同。通过系统变化外部条件可以分辨哪一种散射机制才是“瓶颈”。这一步非常耗时但对后续工艺优化有直接的指导意义。6.3 接近实际晶体管结构的验证如果只是做“裸材料”测试并不能证明方案适用。更可靠的路径是做出完整场效应晶体管结构提取栅控能力、亚阈值摆幅、有效迁移率和接触电阻再用一系列参数来判断界面工程是否真正有效。这种节奏比较符合校企合作研究的典型逻辑高校团队负责模型和方法企业负责工艺场景和落地约束。7. 抑制散射的主要工艺路线基于二维材料界面散射的一般认识以下几条路线是当前行业最常讨论的也大概率是这次合作会覆盖的方向。7.1 插入界面层在高介电常数介质和二维材料之间插入一层很薄的界面层比如氧化铝或者其他低缺陷材料可以拉开沟道和介质层电荷源之间的物理距离减少远程库仑散射和远程声子散射。代价是栅极等效电容会下降所以要找到厚度上的平衡点。太薄屏蔽效果差太厚栅控变弱。这个优化过程高度依赖实验数据和仿真配合。7.2 介质层材料再筛选并不是材料介电常数越高越好。工程上需要在介电常数、界面缺陷密度、热稳定性、和二维材料的兼容性之间做综合权衡。研究团队可能会对比多种介质层组合。7.3 界面钝化和缺陷修复通过硫钝化、氯钝化、低压退火、等离子体处理等手段修复二维材料中的硫空位和其他缺陷可以有效减少库仑散射中心。这些工艺步骤做起来不难难点在于不损伤单原子层材料本身。7.4 接触工艺优化源漏接触电阻对二维材料器件影响极大。如果接触界面形成金属诱导间隙态或者有氧化物残留拉低的不只是接触电阻还会在沟道边缘形成多余的电荷散射区。所以接触金属选择、退火温度、界面清洁都很关键。7.5 3D/2D 混合集成把二维材料沟道叠在传统硅基器件上方以堆叠方式提升集成度是产业界比较看好的方向。这时候不但要考虑散射还要考虑层间热传导、寄生电容和散热。散热如果不做电子迁移率会因温度升高而进一步下降。这些工艺路线不一定会同时出现在这次研究中但大体上是二维材料器件走向实用必须面对的问题。8. 如何验证“散射确实被解决了”对于没有接触过器件物理的读者这里给出一套在芯片领域验证散射抑制效果的标准思路。就算你没有台积电的工艺线也可以把它作为一个理解框架。8.1 晶体管迁移率提取做出测试器件后测转移特性和输出特性再通过跨导公式提取有效迁移率。这个数值可以直接反映散射抑制效果。有效载流子迁移率提取步骤 1) 测量 Id-Vg 转移特性 2) 在低漏压下提取跨导 Gm 3) 根据器件宽长比、栅电容、沟道长度计算迁移率 4) 对比不同界面工艺条件下的迁移率曲线8.2 温度依赖实验不同散射机制对温度变化的敏感度不同。声子散射随温度升高而增强库仑散射则表现为低温下更显著表面粗糙度散射对温度相对不敏感。通过开展变温测试研究人员可以判断迁移率下降主要是哪一类散射导致的。这个手段不复杂但很有效。# 迁移率温度依赖拟合的示意代码用于区分不同散射机制 # 注意这是通用分析思路不是论文复现代码 import numpy as np def approximate_mobility(T, A_phonon, A_coulomb, A_roughness): # 声子散射近似随温度升高而增强库仑散射在低温影响更明显 mu_phonon A_phonon / T mu_coulomb A_coulomb * T mu_roughness A_roughness return 1 / (1 / mu_phonon 1 / mu_coulomb 1 / mu_roughness) # 示例温度点 temperatures np.array([4, 50, 100, 200, 300]) # 参数需要根据实际测试数据拟合这里只是演示调用方式 mu_est approximate_mobility(temperatures, 3000, 200, 4000)如果你上手做器件分析这类拟合计算基本是每天都会碰到的内容。8.3 霍尔测量霍尔测量可以同时得到载流子浓度和霍尔迁移率比单从场效应迁移率推测散射机制更可靠。因为场效应迁移率会受到接触电阻和栅电容不确定性的干扰。8.4 拉曼光谱和太赫兹光谱拉曼光谱可以反映二维材料中的掺杂水平、缺陷密度和声子模式变化。太赫兹时域光谱则可以直接测量材料的电导率和载流子动力学对判断超快散射过程有帮助。8.5 第一性原理和 TCAD 仿真利用密度泛函理论计算声子色散和电子-声子耦合矩阵可以预测材料的本征迁移率。再用器件仿真软件把实际工艺条件下的界面缺陷、介质层厚度带入模型就能缩小理论预测和实验结果之间的差距。# 研究材料堆叠的示意配置具体参数需要按实际实验设计调整 metric: carrier_mobility variables: channel_material: MoS2 dielectric_material: HfO2 dielectric_thickness_nm: 3 interface_layer: Al2O3 interface_thickness_nm: 1 temperature_k: 300 contact_metal: Au experiment_type: hall_measurement把仿真和实验结果放在一起看才能解释“为什么迁移率降了”而不是只停留在“降了”。9. 从研究到量产还有多大距离这是最重要的一节。二维材料研究在论文里已经火了很多年但真正的量产推进非常慢。原因很现实材料制备的重复性还不够高大面积单层薄膜的缺陷密度难以稳定控制不同研究组的结果差异经常超过一个数量级说明工艺标准不统一二维材料器件目前还需要做很多特殊处理和现有 12 寸晶圆生产线的兼容性需要验证良率和成本问题没有解决再漂亮的迁移率数据也难以进入量产评估。网络热词里出现“台积电12nm成本”这类搜索说明行业对先进制程的关注已经逐渐从“能不能做”转向“做成要多少钱”。这对二维材料来说是一个更严苛的考验。一项新材料即使物理上可行如果大面积制备成本压不下来量产就始终停在试点阶段。比较稳妥的判断是台积电和阳明交大的合作属于为“1nm 以下节点最终选择什么材料体系”提供决定性基础信息的一步。它的价值在于让后续工程量产少走弯路而不会马上改变终端芯片的供货清单。所以对普通读者来说不要把“1nm 以下制程突破”理解成“明年手机芯片就用上二维材料了”。真正的产业节点还需要材料、设备、EDA、良率、成本等多方面同步成熟。10. 对工程师和学习者的建议如果你不是半导体工艺一线人员只是想理解这条技术趋势下面几个建议值得参考。10.1 先分清节点数字和物理尺寸1nm、2nm 这类命名更多代表一个工艺世代的品牌标识不等于晶体管栅极长度真的只有 1nm。看材料技术时不要被节点数字误导重点看沟道材料厚度、栅介质厚度、接触间距等实际物理量。10.2 把散射机制当成一张“排查表”以后看到任何新器件沟道材料都可以从这张表出发思考声子散射是否主导界面电荷是否太多介质层声子耦合是否严重表面粗糙度是否被忽视接触附近的额外电荷是否拉低性能用这个框架去读论文会比较清晰。10.3 动手做一点 TCAD 仿真对于没有超净间条件的开发者用仿真工具理解二维材料器件是最实际的办法。你可以从 MOSFET 结构建模入手把介质层厚度、界面电荷密度、沟道厚度作为变量观察迁移率和阈值电压的变化。# 批量扫描介质层厚度对界面电荷影响的示意流程 for thickness in 1 2 3 4 5 do python run_device_sim.py --oxide_thickness $thickness --interface_charge 1e12 done这种批量化思路延续到工作中就是标准的参数扫描和 DOE 设计。10.4 关注数据合规和学术诚信任何新材料实验都涉及大量工艺数据。如果参考外部论文或者合作项目必须确认数据来源、实验条件、版权归属和保密要求。学术成果发表要符合期刊规范和机构要求不能直接复制未发表数据。这也是校企合作研究里最容易出问题的环节。11. 总结与下一步回到最初的问题台积电联手阳明交通大学解决二维材料散射难题意味着什么从技术逻辑上看这是 1nm 以下制程必须跨过的一道门槛。硅已经到了物理极限二维材料又存在界面散射和工艺控制问题只有把散射机制彻底理解清楚才能设计出真正可用的亚 1nm 沟道结构。从产业节奏上看这是一个“先做研究、再做工程、最后谈成本”的过程短时间内不会直接改变终端芯片价格和性能但它决定了几代后的技术路线。最值得关注的重点是材料本身有潜力和实际设备性能之间的落差就是散射在作怪。如果你能理解散射从哪里来、怎么验证、怎么压下去基本就掌握了下一代晶体管的一条主线。最容易踩的坑是把论文里的本征迁移率直接等同于量产器件的性能。二维材料的制备质量和界面工程对最终结果的影响比材料本身的理论值大得多。因此以后看到任何先进制程相关的“突破”先问一句这是什么环境下测的良率是多少成本扛得住吗接下来可以继续关注二维材料大面积制备技术、3D 堆叠集成方案、低介电常数界面层材料开发以及与之配套的 EDA 建模工具。这些方向每往前一步1nm 以下制程的确定性就高一分。建议对这一块保持长期跟踪等真正进入量产评估时再回头看你会发现今天这些“散射”研究恰恰是整个链条里最关键的一张拼图。