电路基础与PCB设计

电路基础与PCB设计一、大小电容并联滤波电容不是理想的它有等效串联电阻ESR和等效串联电感ESL。这些寄生参数决定了电容对不同频率的响应能力。电容的实际阻抗 容抗 ESR ESL感抗。高频下感抗占主导电容会失效——信号频率越高电容越像一个电感根本滤不掉噪声。大电容电解电容10μF~100μF滤低频纹波、储能。容量大但ESL高高频响应差来不及响应MHz级别的尖峰。小电容陶瓷电容0.1μF滤高频噪声、去耦。容量小但ESL极低 对高频噪声响应快。放得离芯片电源引脚越近越好远了走线电感会抵消效果。放在哪怎么放硬规则小电容0.1μF必须紧挨芯片电源引脚距离越近越好。放在PCB背面通过过孔连接也算远走线长度要尽量短。大电容10μF可以稍微远一点放在电源入口附近即可。为什么小电容到芯片电源引脚之间的走线本身有电感约1nH/mm。如果小电容离引脚10mm寄生电感就有10nH它滤高频的能力就大打折扣了。二、二极管、三极管与MOS管的区别特性二极管三极管MOS管控制方式单向导电被动电流控制电压控制控制端功耗—高持续耗电极低导通压降/电阻0.3~0.7VVce≈0.3~1VRds_onmΩ级适合做什么续流/防反接/整流小功率开关/放大大功率开关/调速新手最常犯的错漏接续流管基极不串电阻栅极悬空/过压击穿三、数字电路3.1 锁存器、触发器、寄存器别搞混SR 锁存器是最基本的存储单元用两个与非门或或非门交叉连接就能搭出来。它能记住一个 bit但问题是 S 和 R 同时为 0 时状态不确定。D 锁存器解决了 SR 不确定的问题但引入了另一个麻烦En 为高电平时Q 跟随 D 变化D 一旦有波动 Q 就会跟着波动。这在高速数字电路里很致命。边沿触发的 D 触发器才是真正可靠的东西。它只在时钟的上升沿或下降沿那一瞬间采样 D 的值其他时间 Q 保持不变。这就是寄存器的核心构成单元。寄存器就是把多个 D 触发器并联起来一次存多个 bit。比如 4 位寄存器就是 4 个 D 触发器共用一个时钟能同时存 4 bit 数据。四、嘉立创 EDA 几个关键问题与解法4.1、PCB板层构造4.1、USB 扩展坞差分线USB 的 D/D- 要求等长、平行、少过孔、避免直角。直接用嘉立创 EDA 的差分线工具拉比手动走两根线省事等长也好控。晶振禁区晶振周围画禁止区域不走线、不过孔、不放元件。晶振外壳接地。4.2、STM32 最小系统板遇到的问题布局板子小先固定 MCU主控芯片位置晶振紧挨 OSC 引脚滤波电容紧贴每个 VDDLDO稳压芯片靠近 USB 口。布局不对后面走线走不通。孤岛铺铜后个别 GND 焊盘没连上铺铜区域手动补线接地。DRC 间距错误铺铜后跑DRC报32个间距错误手动改走线越改越多。最后发现是铺铜算法自动计算避让时产生的间距冲突和走线本身的质量没什么关系。所以遇到这种情况别急着改走线先重建铺铜。改走线反而会干扰铺铜的计算越改越乱。下单文件Gerber BOM 坐标文件自己焊不需要坐标文件。原理图PCB