xilinx block design 导出、导入

IP配置会有变化导致整个工程工作失败遇到Processor System Reset配置发生变化导致reset出现问题。