1. 项目概述为什么我们需要并联LDO在电源设计的江湖里低压差线性稳压器LDO一直扮演着“净水器”的角色。它的核心任务就是从可能带有纹波和噪声的输入电源中“过滤”出极其纯净、稳定的直流电压供给那些对电源质量“吹毛求疵”的电路比如高精度ADC、低噪声放大器、VCO或是射频收发器。然而随着系统复杂度的提升我们常常会遇到两个棘手的挑战单个LDO的输出电流能力不够或者其固有的输出噪声水平仍然无法满足极致的性能要求。这时候一个自然而然的思路就是能不能像并联电池增加容量一样把多个LDO并联起来用这个想法很直接但实操起来却布满了“暗礁”。简单粗暴地将输出引脚连在一起往往会因为器件之间微小的参数差异如基准电压偏移、内部增益误差导致严重的电流失衡。其中一个LDO可能承担了绝大部分负载电流而过热而它的“同伴”却在“摸鱼”这不仅无法提升总电流能力反而会因热应力集中而率先引发故障。更糟糕的是这种失衡还可能引发环路振荡让输出噪声不降反增。因此LDO的并联绝非简单的电气连接而是一项需要精密计算的系统工程。其核心目标有两个一是安全、均等地提升总输出电流二是利用噪声的不相关性理论上将输出噪声密度降低至单个LDO的 1/√nn为并联数量。本文将以德州仪器TI的高性能LDO TPS7A96为例拆解一套经过验证的并联设计方法涵盖从原理分析、参数计算、均流电阻Ballast Resistor选型到热设计与PCB布局的全流程。无论你是正在为大型FPGA核心电源的旁路滤波发愁还是在为下一代通信设备的射频供电寻找极致低噪声方案这套实践都能为你提供清晰的路径。2. 并联LDO的核心原理与架构设计2.1 电流失衡的根源与均流电阻的作用要理解并联设计首先要明白电流为什么会失衡。对于一个典型的可调输出LDO如TPS7A96其输出电压由连接在反馈网络FB/ADJ引脚上的电阻分压器设定。理想情况下所有并联的LDO都“看到”相同的输出电压从而输出相同的电流。但现实是骨感的每个LDO的内部误差放大器都存在一个输入失调电压Vos。这个微小的电压差异通常是几十到几百微伏会被放大导致每个LDO的“目标”输出电压实际上有细微差别。当它们的输出直接连接在一起时系统会强制所有输出点电压相等。这时那个“认为”目标电压偏低的LDO会拼命增加输出电流试图将电压拉低至它的设定值而“认为”目标电压偏高的LDO则会减少输出试图将电压抬高。这就形成了严重的“环流”或电流抢夺。解决这个问题的经典方法是在每个LDO的输出端与最终的公共输出节点之间串联一个小的电阻这就是均流电阻Ballast Resistor。这个电阻引入了一个负反馈机制当某个LDO试图输出更多电流时在其均流电阻上的压降也会增大这相当于降低了该LDO输出引脚的实际电压从而“告诉”其误差放大器“电压已经够了不用再输出了”进而自动抑制其电流增长。通过精心计算这个电阻的值我们可以将电流失衡控制在一个可接受的范围内例如±5%或±10%。2.2 噪声降低的原理从“合唱”到“齐唱”的质变并联LDO带来的另一个巨大好处是噪声性能的提升。LDO的输出噪声主要来源于其内部基准电压源和误差放大器的固有噪声这些噪声在频谱上可以近似为不相关的随机信号。这里有一个生动的比喻想象一个房间里有很多人在各自随意哼歌单个LDO的噪声声音嘈杂。但如果他们开始齐唱同一首歌并联后相干的有用信号并且每个人的微小走音不相关噪声是随机的那么当人数足够多时齐唱的旋律输出电压会非常清晰稳定而那些杂乱的走音则会相互抵消一部分整体听起来背景更“干净”。从数学上看n个不相关噪声源并联时总输出噪声电压密度 e_O_parallel 与单个噪声源 e_O_single 的关系为e_O_parallel e_O_single / √n。这意味着并联两个LDO噪声可降低约3dB即降至原来的70.7%并联四个则可降低6dB降至原来的50%。这对于需要突破单个器件噪声极限的应用至关重要。2.3 TPS7A96并联架构的独特优势与设计公式TPS7A96是一款特别适合并联应用的高性能LDO这得益于其独特的“缓冲器”架构和电流源设定输出电压的方式。在并联配置中我们可以将所有器件的输入IN引脚和噪声抑制/软启动NR/SS引脚直接连接在一起。这种连接方式下电流失衡主要只由误差放大器的失调电压Vos引起简化了分析模型。根据其数据手册并联后的关键参数需按以下公式调整NR/SS电阻计算RNR/SS_Parallel VOUT_TARGET / (n × INR/SS)n: 并联的LDO数量。INR/SS: NR/SS引脚提供的电流源值典型值可在数据手册电气特性表中查到例如2µA。为什么因为所有LDO的NR/SS引脚连在一起相当于多个电流源并联总电流是n倍。为了在相同的VOUT_TARGET下产生正确的设定电压反馈电阻需要相应减小。NR/SS电容计算CNR/SS_Parallel n × CNR/SS_SingleCNR/SS_Single: 单个LDO应用时推荐的NR/SS电容值。为什么软启动时间和噪声抑制带宽与RC时间常数有关。为了在并联后保持与单路相似的软启动斜率避免浪涌电流和噪声抑制特性需要等比例增加电容以补偿电阻的减小维持总的时间常数。电流失衡计算ε_I (Vos × 2 × R_BALLAST) / (R_BALLAST² - ΔR_BALLAST²)ε_I: 电流失衡量单位与电流相同。Vos: LDO的误差放大器失调电压典型值200µV。R_BALLAST: 均流电阻的标称值。ΔR_BALLAST: 均流电阻实际值的偏差。设计要点从这个公式可以清晰看出增大R_BALLAST可以减小由Vos引起的电流失衡比例。但R_BALLAST本身会带来压降和功率损耗因此需要在均衡精度和效率之间折衷。通常选择阻值在几毫欧到几十毫欧之间。注意公式中分母项R_BALLAST² - ΔR_BALLAST²提示我们均流电阻自身的精度ΔR_BALLAST也非常重要。如果电阻偏差太大其影响甚至会超过Vos。因此务必选用高精度、低温漂的电阻如薄膜电阻并且最好来自同一批次以减少差异。3. 从理论到实践并联TPS7A96的详细设计步骤假设我们需要一个3.3V/3A的超低噪声电源而单个TPS7A96的最大输出电流为1.5A。我们决定采用两片并联的方案。3.1 设计需求定义输入电压 (VIN)5.0V ±5%目标输出电压 (VOUT)3.3V ±1%总输出电流 (IOUT_TOTAL)3A (最大)目标噪声谱密度在10Hz至100kHz频带内 10nV/√Hz电流失衡要求各支路电流差异 ±10% (即每路在1.35A至1.65A之间)3.2 关键参数计算与选型步骤一计算均流电阻 (R_BALLAST)根据电流失衡公式我们设定最大可接受的电流失衡ε_I为0.15A即单路1.5A的10%。假设我们选用精度为1%的均流电阻则ΔR_BALLAST 0.01 * R_BALLAST。Vos取典型值200µV。 我们需要解这个关于R_BALLAST的方程。为了简化先忽略ΔR_BALLAST的影响进行估算R_BALLAST ≈ ε_I / (2 * Vos) 0.15A / (2 * 200e-6 V) 375 mΩ这是一个非常大的值会导致不可接受的压降3A * 0.375Ω 1.125V和功耗3.375W。显然为了效率我们必须容忍更小的R_BALLAST和由此带来的更大电流失衡。让我们重新设定目标允许更大的电流失衡比如±30%即单路0.9A-2.1Aε_I0.6A并使用更高精度的电阻0.1%。R_BALLAST ≈ 0.6A / (2 * 200e-6 V) 1.5 Ω。压降为4.5V仍然不可行。这里的核心矛盾揭示了工程权衡对于大电流应用依靠毫欧级均流电阻的负反馈来克服微伏级Vos的影响其效果有限。TPS7A96并联方案的真正优势在于其独特的“NR/SS引脚共接”架构极大地削弱了Vos的影响。数据手册中的分析指出在此架构下即使使用很小的R_BALLAST如4mΩ在Vos200µV时也能实现优于100mA的电流失衡。这对于分担热应力已经足够。因此实践中的做法是选择一个小阻值的精密采样电阻作为R_BALLAST例如5mΩ或10mΩ。其首要作用并非提供强负反馈而是用于电流监测通过在电阻两端测量电压和提供微小的均衡作用。更重要的是严格筛选LDO器件。尽量使用同一批次的产品使其Vos、增益等参数尽可能一致。依靠PCB布局的对称性来保证寄生电阻一致。我们选择R_BALLAST 10mΩ精度0.1%功率1W以上3A时功耗约0.09W留足余量。步骤二计算并联后的NR/SS网络参数假设数据手册给出对于目标3.3V输出单颗TPS7A96推荐的RNR/SS为22.1kΩ对应INR/SS电流源约为3.3V / 22.1kΩ ≈ 149µA实际需查表确认精确值CNR/SS为4.7µF。RNR/SS_Parallel VOUT_TARGET / (n × INR/SS) 3.3V / (2 × 149µA) ≈ 11.07 kΩ。我们选用标准1%精度的11.0kΩ电阻。CNR/SS_Parallel n × CNR/SS_Single 2 × 4.7µF 9.4µF。我们选用一个10µF的X7R或X5R陶瓷电容。步骤三输入/输出电容配置输入电容 (CIN)每颗LDO的输入端都应放置一个靠近引脚的10µF陶瓷电容。此外在并联系统的总输入端应额外增加一个更大容量的电容如47µF至100µF以应对更大的瞬态电流需求并降低电源阻抗。所有输入电容的GND应连接到同一个低阻抗地平面上。输出电容 (COUT)同样每颗LDO的输出端在均流电阻之前应放置一个靠近引脚的10µF陶瓷电容。在最终的公共输出节点需要放置一个总输出电容其容量需满足负载瞬态响应要求。容量可以比单路时大但需注意过大的COUT与NR/SS电容的比值建议小于100可能会影响软启动特性避免触发限流。步骤四热设计初步估算这是并联设计的重中之重。总功耗P_D_total (VIN - VOUT) × IOUT_TOTAL。假设最坏情况VIN5.25VVOUT3.3VIOUT3A则P_D_total (5.25 - 3.3) × 3 5.85W。 理想均流下每颗LDO承担一半即2.925W。我们需要计算结温是否在安全范围内。 查阅TPS7A96数据手册其热阻参数Ψ_JT结到顶部和Ψ_JB结到板比传统的RθJA更实用。假设我们的PCB设计类似其EVMΨ_JB约为11.5°C/W。 若PCB表面温度TB测得为60°C则每颗LDO的结温估算为T_J T_B (Ψ_JB × P_D_single) 60°C (11.5°C/W × 2.925W) ≈ 60°C 33.6°C 93.6°C这个温度对于最大结温125°C的器件来说是安全的但已经需要认真对待散热了。我们必须确保PCB有足够大的铜箔面积和 thermal vias散热过孔将热量传导到内层或底层。4. PCB布局与散热决定成败的细节并联LDO的性能尤其是均流效果和稳定性极大程度上取决于PCB布局。糟糕的布局会引入寄生阻抗破坏对称性让精心的理论计算功亏一篑。4.1 布局黄金法则绝对对称性这是最高原则。两个LDO芯片、它们的输入电容、输出电容、NR/SS电容、反馈电阻以及均流电阻在PCB上的布局应该尽可能像照镜子一样对称。从电源输入点到两个LDO输入引脚的长度和线宽应完全一致从两个均流电阻的“远端”到最终公共输出节点的走线也应完全一致。星型连接与单点接地输入电源应采用星型连接方式将总输入电容的正极作为“星点”然后用等长等宽的走线分别连接到两个LDO的输入电容。接地为输入电容、输出电容和芯片GND引脚提供低阻抗、低感抗的接地路径至关重要。推荐使用一个完整的接地平面Ground Plane。每个器件的接地引脚和电容的接地端都应通过多个过孔直接连接到这个接地平面而不是通过细长的走线“菊花链”式连接。这为高频噪声电流提供了最短的返回路径。Kelvin连接反馈TPS7A96的SNSSense引脚用于远端电压采样以实现更高的稳压精度。在并联设计中必须使用Kelvin连接。这意味着从最终公共输出节点负载端引出的两根细线一根作为电压反馈线连接到两个LDO的SNS引脚并联点另一根作为功率地线。这两根线应紧密绞合或平行贴近走线以减少感应噪声并直接连接到反馈电阻网络避免从功率走线上取样。散热设计Thermal PadTPS7A96底部的散热焊盘是主要导热路径。必须在PCB对应位置设计一个与其大小匹配或稍大的铜箔并在这个铜箔上打满散热过孔阵列例如6x6或8x8阵列孔径建议0.3mm将热量迅速传导至PCB内层或底层的大面积铜箔上。铜箔面积尽可能扩大顶层和底层与散热过孔相连的铜箔面积。这相当于为芯片安装了一个“散热器”。空气流动如果功耗很大需要考虑机箱内的空气流动方向将LDO布置在气流路径上。4.2 一个推荐的布局示例分解参照TPS7A96数据手册的布局建议并联设计可以这样安排将两颗TPS7A96并排放置中间留有足够空间放置它们的输入输出电容。在两颗芯片的正下方底层绘制一个连续的、大面积的地平面。每颗芯片的散热焊盘通过过孔阵列连接到底层地平面。输入电源从左侧进入先连接到一个总的大容量输入电容如47µF然后从该电容引出两条对称的走线分别到达各自LDO的10µF输入电容。每个LDO的输出端先经过其专用的10µF输出电容然后立即串联均流电阻。均流电阻应选用功率封装如1206或更大并预留四线制测量的焊盘Kelvin连接测量点以便精确测量其压降来监控电流。两个均流电阻的“输出端”连接在一起形成公共输出节点。从该节点引出两条线粗线作为功率输出送往负载细线作为电压反馈线SNS线。NR/SS引脚通过短线连接在一起并连接到并联后的RNR/SS和CNR/SS。这个节点应远离功率走线避免噪声耦合。所有小信号元件反馈电阻、NR/SS电阻尽量靠近芯片相应引脚放置走线短而粗。5. 实测调试、问题排查与进阶技巧设计完成并制板后真正的挑战才刚刚开始。以下是上电调试中可能遇到的问题及解决方法。5.1 上电顺序与软启动验证首先不接负载使用可调电源缓慢升高输入电压同时用示波器监测公共输出电压和每一路LDO输出引脚均流电阻之前的波形。问题输出电压振荡或过冲。排查检查NR/SS电容的值和材质。确保使用的是X7R/X5R陶瓷电容而不是Y5V其容值随电压和温度变化极大。验证CNR/SS_Parallel是否足够大软启动时间是否合适。过小的CNR/SS会导致启动过快可能引发过冲和环路不稳定。问题某一路上电失败或无输出。排查检查该路LDO的使能EN引脚电平、输入电压是否正常。测量其NR/SS引脚电压看是否在缓慢上升表明软启动在进行。对比两路对应引脚的波形寻找差异点。5.2 电流均衡性测试与调整这是并联设计的核心验证项。给系统加上额定负载例如3A。使用高精度数字万用表或毫伏表分别测量两个均流电阻两端的电压差。根据I V / R_BALLAST计算各自电流。实测电流差异 设计目标首要检查PCB布局的对称性。用万用表测量两条输入路径、两条输出路径从公共点到芯片引脚的直流电阻是否一致。即使相差几毫欧在大电流下也会导致显著的电压差。检查焊接确保均流电阻、LDO芯片的焊点饱满无虚焊。微调如果布局无法更改可以考虑在电流偏小的那一路略微减小其均流电阻的阻值例如并联一个更高阻值的精密电阻但这不是推荐的首选方法因为它会引入新的不匹配。更好的办法是优化布局。监测温度在满载下运行一段时间后使用热像仪或热电偶测量两颗LDO芯片的表面温度。温差应控制在几度以内。如果某颗芯片明显更热说明其承担了更多电流必须回到上一步排查布局和电阻。5.3 噪声性能测试使用低噪声频谱分析仪或带有FFT功能的高性能示波器测量公共输出端的电压噪声谱密度。预期结果在低频段如10-100Hz实测噪声应接近理论值e_O_single / √2。如果噪声没有明显改善甚至变差检查接地这是最常见的原因。确保测试设备的接地夹子直接夹在负载端的接地点上而不是远处。不洁的接地会引入巨大的测量噪声。检查输入电源噪声LDO的电源抑制比PSRR在高频时会下降。如果输入电源本身噪声很大会耦合到输出。确保输入电源干净或在前级增加π型滤波器如铁氧体磁珠电容。检查布线耦合确保NR/SS、FB等敏感走线远离功率走线和开关电源等高噪声区域。5.4 负载瞬态测试使用电子负载或MOSFET开关电路在输出端施加一个快速的阶跃负载例如从0.5A跳变到2.5A上升时间1µs用示波器观察输出电压的瞬态响应。问题过冲/下冲过大恢复时间过长。优化输出电容公共输出节点的总电容是关键。可以尝试增加高质量的低ESR陶瓷电容。注意电容的ESL等效串联电感同样重要高频瞬态响应由多个小容量电容并联如10个1µF通常优于单个大容量电容因为并联可以降低ESL。检查反馈环路确保SNS引脚的Kelvin连接直接、稳定。反馈走线过长或受到干扰会影响环路响应。5.5 进阶技巧利用监控电路实现主动均流对于要求极其苛刻的应用被动均流仅靠均流电阻可能仍不够。可以考虑加入简单的监控电路用高边电流检测放大器如INA210监测每个均流电阻的压降。用比较器或ADC读取电流值。通过微调其中一路LDO的反馈网络电压例如在反馈电阻上并联一个由MOSFET控制的小电阻动态调整其输出电压设定点从而主动平衡电流。这种方法复杂度高但能实现近乎完美的均流。6. 总结与个人实践心得并联LDO以提升电流和降低噪声是一个将简单想法转化为稳健工程方案的经典案例。它考验的不仅是电路理论知识更是对器件特性、PCB寄生参数和热管理的综合理解。回顾整个设计过程我最深刻的体会是“对称性”是并联设计的灵魂。无论是原理图的对称还是PCB布局的镜像对称其重要性怎么强调都不为过。在第一次尝试并联两颗LDO时我曾因为偷懒将其中一路的输入电容放得稍远了一些走线也细了少许。结果在满载测试时两路电流相差高达25%一颗芯片明显更热。后来重新布线严格保证对称电流差异立刻缩小到了5%以内。其次不要低估热设计。2.9W的功耗在一个小小的QFN封装里如果没有良好的散热路径结温会迅速飙升。务必按照数据手册的建议认真设计散热焊盘和过孔阵列。在条件允许的情况下甚至在芯片顶部加装一个小型散热片都能极大提升长期可靠性。最后关于噪声并联确实带来了理论上的好处但要享受到这个好处必须提供一个“安静”的舞台。这意味着干净的输入电源、 impeccable的接地、以及敏感的反馈/噪声抑制走线远离噪声源。有时候在LDO输出后增加一个简单的LC滤波器铁氧体磁珠电容比费尽心思并联更多LDO更能有效地滤除特定频段的噪声。LDO并联技术就像一支训练有素的合唱团每个成员单个LDO的音准电压精度和发声输出电流必须高度协调。通过精心的“编曲”电路设计和“队形排列”PCB布局我们才能让它们共同唱出既有力道大电流又纯净动人低噪声的电源乐章。希望这份详细的实践指南能帮助你在下一个高性能电源项目中自信地运用这项技术。
